CTIMES - 益華電腦

Open-Silicon在ARM 雙核心Cortex-A9處理器達到2.2 GHz效能 (2012.11.15)
益華電腦(Cadence Design Systems, Inc.)宣布，Open-Silicon半導體設計與製造公司善用Cadence Encounter RTL-to-signoff流程的創新，在ARM 雙核心Cortex-A9處理器的28奈米硬化上達到2.2 GHz效能。 Open-Silicon運用以行動運算應用為目標的處理器核心專屬的最新Encounter Digital RTL-to-signoff產品，包括RTL Compiler-Physical (RC-Physical)與Encounter Digital Implementation (EDI)系統

Cadence 3D電路技術獲台積電EDA合作夥伴獎 (2011.12.04)
Cadence Design於日前宣布，該公司憑借3D集成電路技術而榮膺台積電頒發的台積電電子設計自動化合作夥伴獎。隨著電子產業進入可攜式設備新紀元，3D集成電路技術將推動集成電路和封裝技術發展，進一步提高集成電路的性能並降低集成電路的功耗、尺寸和重量

創意與Cadence相輔相乘實現ASIC設計最佳化 (2009.09.14)
益華電腦（Cadence）宣布，創意電子（Global Unichip ）將以CPF為基礎的Cadence低功耗解決方案，整合至其PowerMagic設計方法中，協助客戶將複雜的低功耗ASIC設計實現最佳化。創意電子在PowerMagic設計方法

矽統科技宣佈加入Power Forward Initiative協定 (2009.03.13)
矽統科技(SiS)宣布已加入Power Forward Initiative (PFI)，並計劃提供以通用功率格式(CPF)為基礎的設計解決方案，滿足晶片組、主機板、參考設計與系統客戶的需求。矽統科技運用Cadence益華電腦低功耗解決方案，能夠將邏輯設計、驗證與設計實現技術整合到通用功率格式中

Tensilica與Cadence合作建立CPF參考設計 (2008.10.08)
Tensilica宣佈與Cadence合作，根據Tensilica的330HiFi音頻處理器和388VDO視訊引擎，為其多媒體子系統建立通用功耗格式(CPF)的低功耗參考設計流程。Cadence和Tensilica的工程師合作使用完整的Cadence低功耗解決方案(包括Encounter RTL Compiler全局綜合

益華推出針對半導體設計的服務式軟體解決方案 (2008.09.25)
電子設計企業Cadence益華電腦宣布為半導體設計推出服務式軟體(Software as a service–SaaS)。這些通過實際驗證的、隨時可用的設計環境，可以通過網路(Internet)，讓設計團隊可以迅速提高生產力，並降低風險和成本

晶片製程與設計再上高峰 EDA工具對應出招 (2008.08.06)
製程細微化之後，不單只晶片開發者面臨嚴峻的考驗，代工廠與設備業者也同樣備感壓力。包含曝光、蝕刻、成膜、濺鍍等製程技術，都必須再提高一個檔次，同時要避免過高的失敗率

矽導竹科研發中心與Cadence益華電腦共同合作 MEMS-SoC Design Kit 與設計平台記者說明會 (2008.05.19)
矽導竹科研發中心(SiSoft SIPP)為鼓勵台灣IC設計業者開發高價值創意設計，將與Cadence益華電腦共同合作領先全球建置MEMS-SoC Design Kit 與設計平台，加速MEMS-SoC 設計產業發展，具體目標為建立全世界第一個結合MEMS及CMOS整合設計的EDA平台與流程

PFI發表可供下載之低功耗設計方法指南 (2008.03.25)
Power Forward Initiative(PFI)宣佈發表低功耗設計實用指南:CPF使用經驗(A Practical Guide to Low-Power Design–User experience with CPF)。這份指南中的內容由PFI二十六家會員廠商提供，由數千小時實際設計經驗的精華萃取而成，範圍涵蓋各種低功耗設計與產品

IC 設計新創公司群英會 (2008.02.21)
台灣IC設計產業的新創公司(IC Design Start-ups)這幾年來面臨中國、印度等新興市場的崛起，使得原本就競爭激烈的產業，面臨更多的經營挑戰。因此，良善的成本結構管理(Cost Structure Management) 成為所有IC設計公司提昇、並強化其全球競爭力所需面對的重要議題

ConfigCon矽谷會議報導 (2007.12.24)
數位多媒體應用正以各種型式進入到每個人的生活當中，然而在技術的實現上卻仍有許多瓶頸需要克服。以HD高解析度視訊來說，對於可攜式嵌入式設備的運算資源將造成很大的挑戰，必須提出創新的處理架構才有可能實現

益華電腦媒體聯誼會 (2007.12.12)
轉眼間又到了一年的尾聲，在這歲末年終、回顧與展望之際，Cadence益華電腦期望藉由媒體餐敘，感謝大家對益華電腦的關愛，並共度懷舊復古冬至時節。相約在充滿濃濃復古懷舊氛圍的台灣故事館

G2使用Cadence低功耗方案提高Wi-Fi SoC效能 (2007.11.14)
電子設計自動化與EDA大廠Cadence日前宣佈，G2 Microsystems已經使用Cadence低功耗解決方案開發無線行動跟蹤設備。這種整合度高且容易使用的流程，是以Si2標準的通用功率格式（CPF）為基礎，讓G2 Microsystems能夠縮短上市時程並達到降低功耗的目標

EDA賽事開鑼 Mentor與Cadence彼此較勁 (2006.08.16)
EDA三大廠商在台灣形成三足鼎立的局面，而最近彼此動作頻頻，相互較勁意味濃厚，Mentor Graphics正式宣佈在台成立研發中心外，Cadence也不甘示弱，與瑞昱合作，瑞昱是設計和開發通訊網路、電腦週邊和多媒體應用領域IC設計廠商

益華電腦- EDA 101 你的第一堂EDA課 (2006.07.04)
妳知道你的電子產品裡頭就向組織完整的一座城市嗎? IC設計流程有哪些步驟嗎? 和設計師談話總是有聽沒有懂嗎? 抽個空過來充充電吧!

提升伺服器市佔率，昇陽與益華合作 (2006.01.16)
為了拉抬市佔率偏低的AMD Opteron-based x86伺服器Sun Fire，昇陽找上了EDA軟體廠商益華電腦，益華將在Solaris 10 作業系統平台上提供60餘種應用程式，例如積體電路的設計等。雙方合作後對用戶的最大好處，是自此後用戶將可免去在軟體相容性、效能，及時效架設、測試方面的投資

CADENCE、IBM以及RISING共同合作 (2005.02.19)
Cadence益華電腦與廣晟微電子公司(Rising Microelectronics)宣布廣晟微電子的SCDMA/GSM 雙模式 (1.8GHz SCDMA 及 900MHz GSM) 射頻收發(transceiver) IC已經開始進行送樣 (sampling)。這款收發IC是以Cadence Virtuoso 客製化設計及Encounter數位IC 設計平台所設計，並採用IBM最先進的0.18um BiCMOS 7WL製程，而其製程設計套件(PDK)則是IBM針對Virtuoso技術所進行開發與驗證

聯電與Cadence合作數位設計參考流程 (2004.09.09)
聯華電子與益華電腦(Cadence)共同宣佈，針對以0.13微米及以下製程所設計的系統單晶片，合作推出數位設計參考流程。此設計參考流程所採用的IP元件庫與記憶體，係來自於提供矽驗證IP與ASIC設計服務的智原科技(Faraday Technology Corporation)

益華電腦為Stretch設計software configurable (2004.09.04)
益華電腦宣佈該公司協助了Stretch 公司設計一顆software configurable高效能處理器，達成上市時程目標。Stretch藉由Cadence益華電腦數位IC設計流程與台積電（TSMC）的設計元件資料庫，改善效能並降低設計風險，以保證最佳的矽晶圓品質(Quality of Silicon - QoS)