 |
聯電與Cadence共同開發3D-IC混合鍵合參考流程 (2023.02.01)
聯華電子與益華電腦（Cadence）於今（1）日共同宣布以Cadence Integrity 3D-IC平台為核心的3D-IC參考流程，已通過聯電晶片堆疊技術認證，助力產業加快上市時間。
聯電的混合鍵合解決方案可整合廣泛、跨製程的技術，支援邊緣人工智慧（AI）、影像處理和無線通訊等終端應用的開發 |
|
Cadence看好3D-IC大趨勢 持續朝向系統自動化方案商前進 (2022.12.14)
益華電腦(Cadence Design Systems)，日前在台北舉行了媒體團訪，由Cadence數位與簽核事業群的滕晉慶（Chin-Chi Teng）博士與台灣區總經理Brian Sung親自出席，除了分享Cadence在台灣的業務進展外，也針對未來的方案與市場布局做說明 |
|
Cadence與聯電共同開發認證的毫米波參考流程 (2022.11.30)
電子設計商益華電腦 (Cadence Design Systems, Inc.) 與聯電今(30)日宣布，雙方合作經認證的毫米波參考流程，成功協助亞洲射頻IP設計商聚睿電子(Gear Radio Electronics)，在聯電28HPC+ 製程技術以及Cadence射頻(RF)解決方案的架構下，達成低噪音放大器 (LNA) IC一次完成矽晶設計(first-pass silicon success) 的成果 |
|
Cadence推出全新台積電N16毫米波參考流程 加速5G射頻設計 (2022.11.18)
益華電腦(Cadence Design Systems, Inc.）宣布，Cadence 射頻積體電路(RFIC)解決方案支持台積電的N16RF設計參考流程和製程設計套件（PDK），助力加速下一代行動、5G和汽車應用。Cadence和台積電之間的持續合作，使共同的客戶能夠使用支持台積電N16RF毫米波半導體技術的Cadence解決方案進行設計 |
|
Cadence數位與客製/類比流程 獲台積電N4P和N3E製程技術認證 (2022.11.03)
益華電腦(Cadence Design Systems, Inc.)宣布，Cadence數位與客製/類比設計流程，通過台積電N4P與N3E製程認證，支持最新的設計規則手冊(DRM)與FINFLEX技術。Cadenc為台積電N4P和 N3E 製程提供了相應的製程設計套件 (PDK)，以加速先進製程行動、人工智慧和超大規模運算的設計創新 |
 |
Cadence推出全新Certus設計收斂方案 實現十倍快全晶片同步優化簽核 (2022.10.13)
益華電腦(Cadence Design Systems, Inc.) 宣布推出全新的Cadence Certus設計收斂解決方案(Closure Solution)，以應對晶片層級設計在尺寸及複雜性上所面臨日益增長的挑戰。Cadence Certus 設計收斂解決方案的環境可自動作業 |
|
Cadence推出AI驗證平台Verisium 以大數據優化SoC設計 (2022.09.20)
電子設計商益華電腦(Cadence Design Systems) 宣布推出Cadence Verisium人工智慧(AI)驅動的驗證平台，是一套利用大數據和AI優化驗證工作負載、提高覆蓋率，並加速根本原因分析的應用程序 |
|
Cadence：未來晶片設計是SiP的時代 多物理模擬是關鍵 (2022.09.01)
益華電腦（Cadence Design System）執行長Anirudh Devgan，今日(9/1)在台灣用戶大會「Cadence LIVE Taiwan」上指出，未來的晶片設計是SiP（系統級封裝）的時代，尤其是在小晶片（Chiplet）和3D IC問世之後，SiP將會是未來最重要的晶片製造技術 |
 |
摩爾定律碰壁 成本為選擇先進封裝製程的關鍵考量 (2022.07.29)
本場東西講座除了深度剖析晶片封裝技術趨勢與對策之外，更與親赴現場的開發業者廣泛交流，共同討論前景與挑戰。 |
|
Cadence推出Optimality Explorer革新系統設計 以AI驅動電子系統優化 (2022.06.13)
益華電腦(Cadence Design Systems, Inc.)宣布，推出Cadence Optimality智慧系統引擎(Intelligent System Explorer)，可實現電子系統的多學科分析和優化(MDAO)。
在全面革新模擬功能並推出幾款具有突破性效能和準確性的產品之後，Cadence進一步專注於設計優化，首先推出顛覆性的 Cadence Cerebrus智慧晶片工具(Intelligent Chip Explorer)，如今更推出 Optimality Explorer |
|
聯發科與瑞薩採用Cadence Cerebrus AI方案 優化晶片PPA (2022.06.12)
益華電腦(Cadence Design Systems, Inc.)宣佈，Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer) 獲得客戶採用於其全新量產計劃。此基於 Cadence Cerebrus 採用人工智慧 (AI) 技術帶來自動化和擴展數位晶片設計能力，能為客戶優化功耗、效能和面積 (PPA)，以及提高工程生產力 |
|
Cadence成為麥拉倫F1賽車隊合作夥伴 協助創新空氣動力學預測 (2022.05.30)
益華電腦(Cadence Design Systems)宣布，成為麥拉倫一級方程式車隊的官方技術合作夥伴。作為長期合作夥伴關係，麥拉倫將利用Cadence Fidelity CFD軟體，提供創新的空氣動力學預測 |
|
Cadence雲端特徵化分析方案 助M31加快五倍IP上市時間 (2022.03.31)
益華電腦(Cadence Design Systems, Inc.) 宣布，矽智財專業開發商M31 Technology已採用CadenceO CloudBurstO平台，進一步完備其現有的Cadence Liberate Trio Characterization Suite分析套件基礎架構，加快其先進製程IP的交付時間 |
|
益華電腦與達梭系統建立合作夥伴關係 推動電子系統開發方式 (2022.02.25)
益華電腦（Cadence）和 達梭系統（Dassault）宣佈建立策略合作夥伴關係，共同為高科技、汽車與交通運輸、工業設備、航空航太與國防以及醫療保健等眾多垂直市場的企業客戶，提供具整合性的新一代解決方案，推動高效能電子系統開發 |
|
Cadence與達梭系統攜手合作 實現端到端的跨領域協同設計 (2022.02.23)
益華電腦(Cadence Design Systems）和達梭系統，今天宣佈建立策略合作夥伴關係，將達梭系統的3D EXPERIENCE平台與Cadence Allegro平台，結合在一個整合解決方案中，為高科技、運輸與行動、工業設備、航太與國防、以及醫療保健等上下游垂直市場的企業客戶，提供具整合功能的下一代解決方案 |
|
EMA、Cadence和RIT聯手打造全新大學級PCB設計課程 (2022.02.23)
根據PCD&F的年度行業調查，未來15年內，78%的PCB設計師將退休。由於缺乏培訓和指導機會，訓練有素的PCB專業人員將面臨嚴重短缺的現象。EDA系統解決方案供應商EMA Design Automation與Cadence合作 |
|
適用於電池供電設備的熱感知高功率高壓板 (2021.12.30)
電池供電馬達控制方案為設計人員帶來多項挑戰，例如，優化印刷電路板熱效能至今仍十分棘手且耗時... |
|
Cadence數位、客製與類比流程 獲台積電3奈米和4奈米製程認證 (2021.11.11)
Cadence Design Systems, Inc.宣布，其數位和客製/類比流程已獲得台積電 N3 和 N4 製程技術的認證，以支持最新的設計規則手冊 (DRM)。Cadence 和台積電雙方持續的合作，為台積電 N3 和 N4 製程提供了相應的製程設計套件 (PDK)，以加速行動、人工智慧和超大規模運算的創新 |
|
Cadence與台積電緊密合作3D-IC發展 加速多晶片創新 (2021.11.08)
Cadence Design Systems, Inc.宣布正與台積電緊密合作加速 3D-IC 多晶片設計創新。作為合作的一部分，Cadence Integrity 3D-IC 平台是業界第一個用於 3D-IC 設計規劃、設計實現和系統分析的完整統一平台，支持台積電 3DFabric 技術，即台積電的 3D 矽堆疊和先進封裝的系列技術 |
|
Cadence發表業界首款小晶片和先進封裝3DIC平台 加速系統創新 (2021.10.13)
Cadence Design Systems今天宣布，正式推出CadenceO Integrity 3D-IC平台，為業界首個全面、高容量的3D-IC平台，將設計規劃、實現和系統分析，整合在單個且統一的管理介面上。此一整合型3D-IC平台，可支援Cadence第三代3D-IC解決方案，通過熱完整性、功率和靜態時序分析能力，提供以系統級PPA表現，使之在單一小晶片(chiplets)中發揮效能 |
