CTIMES - 益華電腦

Cadence收購CadMOS以來進一步提升SOC設計領導地位 (2001.01.16)
益華電腦（Cadence）於2001年元月初宣佈簽訂一份確認合約，同意收購一家總部設於加州聖荷西的未上市設計工具開發公司－CadMOS Design Technology此一合約的財務內容則未對外公佈

智源益華共推SOC研發計畫 (2000.12.29)
智原科技昨（廿八）日宣佈與國際大廠Cade nce等共同推動三年ＳＯＣ（系統單晶片）研究發展計劃，智原總經理林孝平預期，2002年承接ＳＯＣ服務案件將是目前的二十倍以上、約佔屆時營運比重三分之一

益華SP&R設計流程已整合了Envisia 4.0版 (2000.11.23)
益華電腦(Cadnece)本月初正式推出最新的4.0版本Envisia實體認知合成(Physical Knowledgealile Synthesis,PKS)暨Ambit BuildGates晶片合成工具。上述兩項已整合至Cadnece SP&R（Synthesis/Place-and-Route）設計流程內的新產品，執行速度比舊的3.0版本快了三倍之多

數位 IC 模擬技術研討會　 (2000.11.13)
益華電腦(Cadence)與惠普科技(HP)訂於11月28日共同舉辦一場介紹數位IC模擬技術最新發展趨勢的研討會 - "Digital Simulation Performance Seminar"，邀請您前來了解如何把數位IC模擬效能提昇至一個全新的層次

益華月底正式推出Assura晶片實本驗證暨萃取工具產品組合 (2000.10.30)
益華電腦（Cadence）十月底正式宣佈推出Assura晶片實本驗證暨萃取工具產品組合。Assura產品組合是cadence持續對特定技術領域研發最新、最完整解決方案的承諾結果。Cadence同時也投入協助客戶在最短時間內將Assura導入既有的設計流程內，快速提昇驗證生產力

Cadence推出自動打線技術 (2000.10.30)
益華電腦（Cadence）為協助客戶面對接腳數與密度值愈來愈高的IC封裝潮流，日前推出一套Advanced Package Designer（APD）Spider Route自動打線技術，除了採用支援全晶片黏著技術的前瞻設計，同時也進一步補強原本配備SPECCTRA繞線工具的高性能，高穩定度IC封裝打線設計環境

TI使用Cadence SP＆R晶片設計解決方案 (2000.10.18)
益華電腦（Cadence）10月中宣佈德州儀器（TI）已正式更新並實際上擴大使用Cadence EDA技術的授權合約。新訂立的合約將授權TI使用Cadence最先進的SP＆R（Synthesis/Place and Route）晶片設計解決方案，以及Assura實體驗証暨萃取工具組合

明導支援益華印刷電路板設計環境 (2000.09.22)
明導資訊(Mentor Graphics)於日宣佈，該公司開始支援益華電腦(Cadence)的Allegro印刷電路板設計環境，讓該項產品的使用者也能享受到明導的印刷電路板繞線技術。明導表示，這不但是該公司首次將印刷電路板設計技術提供給競爭廠商設計流程的使用者

益華發表新款設計/模擬套件 (2000.09.06)
益華電腦(Cadence)宣佈，該公司發表全新的SPECCTRA Quest設計套件，該產品可支援英特爾(Intel)新一代伺服器微處理晶片。益華表示，新的設計套件內含IA-32與IA-64伺服器微處理機的模擬模型與設計工具組

提昇DSM晶片設計準確度的先進元件模型構造 (2000.09.01)
在IC設計的過程中，對不同基本元件模型(Device Model)內含特性及功能描敘的準確程度會直接影響所有電路模擬結果的正確性，但是半導體設計業界一直到了最近兩三年間，才開始正視並研討出相關的元件模型標準

益華惠普策略聯盟 (2000.07.17)
益華電腦(Cadence)與惠普科技(HP)日前宣佈策略聯盟，雙方將攜手開發、推廣及銷售電子設計自動化(EDA)市場的新一代解決方案，加速系統產品汰舊換新的時程。雙方簽署合約

Numerical授權Cadence採用超短波晶片設計流程 (2000.06.16)
益華電腦(Cadence)與超短波晶片設計驗證解決方案供應商Numerical Technologies共同宣佈將擴展雙方原有的技術授權協定，兩家公司計劃協力開發一套支援超短波半導體製造流路的全方位積體電路設計程序

NEC選用Cadence Cierto VCC驗證環境 (2000.06.15)
益華電腦(Cadence)六月初宣佈NEC電子事業部已選用Cadence的Cierto虛擬元件協同設計(Virtual Component Co-design；VCC)環境，作為新創ACE－2系統層次設計驗證程序的基準工具。 NEC ACE-2創新架構的第一階段發展重點將鎖定於系統整合單晶片設計流程內，決定開發時間長短的5個關鍵步驟，以舒解現代工程師所面臨的最大壓力來源

混合訊號系統單晶片設計驗證工具組產品發表會 (2000.05.21)

HP、Cadence、UniSVR結盟EDA軟體租易通服務 (2000.02.17)
惠普科技(HP)、益華電腦科技(Cadence)與優網通國際資訊(UniSVR)近日宣佈締約結盟，領先業界推出電子設計自動化(EDA)軟體的租易通(application-on-tap)服務事業。這個亞洲第一家針對IC與系統設計市場而提供網路應用服務(ASP)的團隊

第一屆Cadence台灣產品用戶聯誼會-PCB產業組 (1999.11.29)
主　　辦：益華電腦地　　點：台北市南京東路三段133號六福皇宮B3永康殿電　　話：(02)2775-1756 葉貞宜

第一屆Cadence台灣產品用戶聯誼會-IC產業組 (1999.11.29)
主　　辦：益華電腦地　　點：新竹市中華路二段75號新竹凱撒飯店 3樓宴會廳電　　話：(02)2775-1756 葉貞宜