益華電腦(Cadnece)本月初正式推出最新的4.0版本Envisia實體認知合成(Physical Knowledgealile Synthesis,PKS)暨Ambit BuildGates晶片合成工具。上述兩項已整合至Cadnece SP&R（Synthesis/Place-and-Route）設計流程內的新產品，執行速度比舊的3.0版本快了三倍之多。除此之外，4.0版本還另行提供資料路徑（Datapath）與低耗電（Low-Power）附加選項與高性能「為測試而設計」（Design for Test,DFT）使用環境。

Innocomm無線網路公司是另一家運用資料路徑附加工具把整套設計程序連貫起來，進而把資料路徑電路面積縮減50％的成功案例。身為支援合成環境內，Veilog 2000的龍頭廠商，Cadence把RTL改變的更精簡，更容易理解。設計人員也因此能以更便捷的方法完成內建複雜乘法器與radix-4 Butterflies濾波器的Fast Fowier Tramsform （FFT）電路設計。

Envisia PKS 4.0與 Ambit BuildGates 4.0眾多客戶的實際試用結果均肯定此一工具為市場上現有產品中，功能最完整，準確度也最高的晶片實體合成工具。它所預測的結果與最終的繞線時序，僅有3％以內的差距。這份超高的精準度是來自於將前段與後段設計工具的合成、時序、配置及實際繞線引擎結合為一的完美結果。因而能在設計速度與晶片尺寸規格上，產生較佳品質的成品。新版軟體內建的大容量，高性靜態時序分析工具，有助於達成高生產力的時序收歛目標。最後，充分利`用現代網路化計算環境優勢的分散式合成特性。更可大量節省百萬閘數電路的合成執行時間。

Envisia低耗電合成選項工具擁有合成分析與最佳化作業引擎，能對電路的耗電、時序與尺寸限制，同時做並行的最佳化設計。低耗電合成選項幫助工程師在早期的設計階段即可決定系統的耗電量。這項預測能力對目標市場鎖定低耗電應用產品（如手持式消費產品與衛星系統）的晶片設計人員是不可或缺的關鍵技術。