自摩爾定律提出後，晶片製程便不斷快速的向下加壓，企圖在短時間內於單一晶粒（Die）中創造出更多的電晶體數量，同時延伸出整合度更高的晶片設計。在兩年前，市場的主流製程為0.13微米，但先進製程已發展至90、甚至是65奈米，而如今，0.13微米的產品以逐漸退出市場，90及65奈米將成為市場的老大，但肩負效能先鋒的邏輯晶片和記憶體晶片卻已前進至45奈米製程，甚至將在今年年底前，把製程一舉推至32奈米。

製程細微化之後，不單只晶片開發者面臨嚴峻的考驗，代工廠與設備業者也同樣備感壓力。包含曝光、蝕刻、成膜、濺鍍等製程技術，都必須再提高一個檔次，同時要避免過高的失敗率。因此，要有能力量產一個先進製程的產品，將變得愈來愈困難。為了解決新一代先進製程所帶來的種種問題，EDA工具商也嘗試透過新工具的提出和設計工具的強化，來協助客戶渡過製程挑戰，順利導入量產並提高獲利。

因應45奈米以下製程 配置與繞線技術再翻新
...
...