 |
西门子收购Insight EDA 扩展Calibre可靠性验证系列 (2023.11.16) 西门子数位化工业软体完成对 Insight EDA 公司的收购,後者能够为积体电路(IC)设计团队,提供突破性的电路可靠性解决方案。
Insight EDA 成立於 2008 年,致力於为客户提供类比/混合讯号和电晶体级客制化数位设计流程 |
 |
西门子发布Tessent RTL Pro 加强可测试性设计能力 (2023.10.19) 西门子数位化工业软体近日发布 Tessent RTL Pro 创新软体解决方案,旨在帮助积体电路(IC)设计团队简化并加速下一代设计的关键可测试性设计(DFT)工作。
随着 IC 设计在尺寸和复杂性方面不断增长,工程师必须在设计早期阶段识别并解决可测试性问题 |
 |
西门子Calibre DesignEnhancer实现「Calibre设计即正确」IC布局最隹化 (2023.08.02) 西门子数位化工业软体推出创新解决方案 Calibre DesignEnhancer,能帮助积体电路(IC)、自动布局布线(P&R)和全客制化设计团队在 IC 设计和验证过程中实现「Calibre 设计即正确」设计布局修改,从而显着提高生产力、提升设计品质并加快上市速度 |
 |
西门子与SPIL合作为扇出型晶圆级封装提供3D验证工作流程 (2023.06.13) 西门子数位化工业软体与矽品精密工业(矽品;SPIL)合作,针对 SPIL 扇出系列的先进(IC)封装技术,开发和实作新的工作流程,以进行 IC 封装组装规划与 3D LVS(layout vs. Schematic)组装验证 |
 |
西门子与联华电子合作开发3D IC hybrid-bonding流程 (2022.09.30) 西门子数位化工业软体近日与联华电子(UMC)合作,为联华电子的晶圆对晶圆堆叠(wafer-on-wafer)及晶片对晶圆堆叠(chip-on-wafer)技术提供新的多晶片 3D IC 规划、组装验证,以及寄生叁数萃取(PEX)工作流程 |
 |
以设计师为中心的除错解决方案可缩短验证时间 (2022.07.28) 「设计错误」常被认为是造成 ASIC 和 FPGA 重新设计的主要原因之一。而在这些错误当中,有许多类型都可以很容易由「以设计师为中心」的解决方案所捕捉,修正或除错,进而缩短验证时间 |
 |
[西门子EDAxCTIMES] 应用自动化验证工具消除线路图设计错误 (2022.03.10) 在这设计日益复杂的PCB板设计中,仰赖人工检查线路图设计已不再可行,如何应用工具进行自动化消除线路图设计的错误,是每个追求低成本与及时上市公司所面临的挑战 |