 |
西门子Calibre DesignEnhancer实现「Calibre设计即正确」IC布局最隹化 (2023.08.02)
西门子数位化工业软体推出创新解决方案 Calibre DesignEnhancer，能帮助积体电路（IC）、自动布局布线（P&R）和全客制化设计团队在 IC 设计和验证过程中实现「Calibre 设计即正确」设计布局修改，从而显着提高生产力、提升设计品质并加快上市速度 |
|
西门子推出Solido设计环境软体 打造客制化IC验证平台 (2023.07.31)
因应现今无线、汽车、高效能运算（HPC）和物联网（IoT）等产业对於高度差异化应用的需求日益提升，设计复杂度也随之增加。西门子数位化工业软体今（31）日也宣布推出Solido设计环境软体（Solido Design Environment），以协助设计团队应对日益严苛的功耗、效能、面积、良率和可靠性等要求，同时加快上市速度 |
|
新思科技针对台积电3奈米制程 运用广泛IP产品组合加速先进晶片设计 (2023.07.27)
新思科技针对台积公司的N3E制程，利用业界最广泛的介面 IP产品组合，推动先进晶片设计全新潮流。横跨最为广泛使用的协定，新思科技IP产品组合在多个产品线的矽晶设计，提供领先业界的功耗、效能与面积(PPA)以及低延迟 |
 |
EDA的AI进化论 (2023.07.25)
先进晶片的设计与制造，已经是庞然大物，一般的人力早已无力负担。幸好，AI来了。有了AI加入之後，它大幅提升了IC设计的效率，无论是前段的设计优化，或者是後段晶片验证，它都带来了无与伦比的改变 |
|
Cadence欢厌35周年 加码台湾成立新竹创新研发中心 (2023.05.10)
益华电脑 (Cadence Design Systems, Inc.)，今日举行新竹创新研发中心的揭牌仪式，同时也欢厌成立的35周年。活动现场邀请除了多位产官学人士与会共同见证，也宣示将深耕台湾的半导体产业，并为次世代的晶片设计技术奠基 |
|
西门子提供EDA多项解决方案 通过台积电最新制程认证 (2023.05.10)
身为台积电的长期合作夥伴，西门子数位化工业软体日前在台积电2023 年北美技术研讨会上公布一系列最新认证，展现双方协力合作的关键成果，将进一步实现西门子EDA技术针对台积电最新制程的全面支援 |
|
Ansys加入台积电OIP云端联盟 确保多物理分析云端安全 (2023.05.02)
Ansys今日宣布，加入台积电开放创新平台 (Open Innovation Platform, OIP) 云端联盟，将为共同客户采用全分散式的工作流程更加容易。透过推动 Ansys 多物理学解决方案与台积电的技术支援，客户将轻易地与主要的云端运算供应商合作，获得更快的运算速度与弹性运算所带来的优势 |
|
新思科技AI驱动套件Synopsys.ai问世 涵盖全面设计验证流程 (2023.04.17)
新思科技於矽谷举行的年度使用者大会(Synopsys Users Group ，SNUG)中发表 Synopsys.ai，此乃全面性涵盖设计、验证、测试和制造等流程之最先进数位和类比晶片的AI驱动解决方案 |
|
Cadence推出Allegro X AI设计平台 缩短10倍PCB设计时间 (2023.04.13)
益华电脑 (Cadence Design Systems, Inc.) 宣布针，对新世代系统设计推出 Cadence Allegro X 人工智慧(AI) 技术。全新的AI技术不仅以Allegro X设计平台(Design Platform)为基础，也可透过Allegro X存取，与手动进行的电路板设计相较下，大幅为PCB设计节省时间，布局和绕线 (P&R) 的任务从几天缩短到数分钟，亦能产生同等或更高的设计成果 |
|
深度整合模拟科技 Siemens EDA用数位分身完整实现晶片效能 (2023.03.30)
西门子EDA（Siemens EDA）今日在新竹举行年度IC设计论坛，并邀请媒体进行联访，由西门子数位化工业软体IC EDA执行??总裁Joseph Sawicki，与EDA亚太区技术总经理李立基和共同出席受访 |
|
Renesas采用Cadence AI验证平台 加速汽车应用设计上市时间 (2023.03.13)
益华电脑(Cadence Design Systems, Inc.) 宣布，瑞萨电子已采用全新的 Cadence Verisium人工智慧 (AI)驱动的验证平台，实现高效的根本溯源分析调试，并显着提高了调试效率，缩短针对R-Car 汽车应用设计的上市时间 |
|
是德收购Cliosoft 全力拓展EDA软体产品阵容 (2023.03.07)
是德科技（Keysight Technologies Inc.）日前宣布已完成对Cliosoft的收购，并将Cliosoft的硬体设计资料与智慧财产权（IP）管理软体工具，添加到是德科技电子设计自动化（EDA）解决方案组合中 |
|
西门子推出资料趋动型 Questa Verification IQ 软体，促进积体电路验证 (2023.02.15)
● Questa Verification IQ 可协助全球工程团队进行即时协作，加快验证管理流程，并提供即时专案能见度。
● Questa Verification IQ 与业界先进的 Polarion REQUIREMENTS 无缝整合，打造新平台，可在专案周期内自动撷取由引擎运行产生的所有数据资料 |
|
创意电子采用Cadence数位方案 完成首款台积电N3制程晶片 (2023.02.02)
益华电脑(Cadence Design Systems, Inc.) 宣布，创意电子采用Cadence数位解决方案成功完成先进的高效能运算(HPC)设计和CPU设计。其中，HPC设计采用了台积电先进的N3制程，运用Cadence Innovus设计实现系统，顺利完成首款具有高达350万个实例数(instance)、时脉频率高达3.16GHz的先进设计 |
|
Imagination与Synopsys合作加速3D可视化技术发展 (2023.01.13)
Imagination Technologies宣布与Synopsys共同为行动光线追踪解决方案打造更快速、高效的设计流程。光线追踪技术透过模拟光线在现实世界中的行为方式，大幅提高图形逼真度，进而创造出与真实世界几??完全相同的3D场景 |
|
Cadence看好3D-IC大趋势 持续朝向系统自动化方案商前进 (2022.12.14)
益华电脑(Cadence Design Systems)，日前在台北举行了媒体团访，由Cadence数位与签核事业群的滕晋厌（Chin-Chi Teng）博士与台湾区总经理Brian Sung亲自出席，除了分享Cadence在台湾的业务进展外，也针对未来的方案与市场布局做说明 |
|
西门子收购 Avery Design Systems 续扩充IC验证解决方案 (2022.11.14)
基於现今积体电路（IC）的SoC复杂性不断提高，对新协定和标准的需求不断增加，验证IP使用案例的运用范围也在不断扩大，为客户带来了IC设计验证的复杂挑战。西门子数位化工业软体今（14）日宣布收购独立於模拟的验证IP供应商Avery Design Systems |
|
新思提供EDA流程与广泛IP组合提升台积电N3E制程设计 (2022.11.04)
基於与台积公司长期合作，推动先进制程节点的持续创新，新思科技宣布针对台积公司 N3E 制程技术的多项关键成果，新思科技的数位与客制化设计流程已获得台积公司N3E 制程的认证 |
|
Cadence数位与客制/类比流程 获台积电N4P和N3E制程技术认证 (2022.11.03)
益华电脑(Cadence Design Systems, Inc.)宣布，Cadence数位与客制/类比设计流程，通过台积电N4P与N3E制程认证，支持最新的设计规则手册(DRM)与FINFLEX技术。Cadenc为台积电N4P和 N3E 制程提供了相应的制程设计套件 (PDK)，以加速先进制程行动、人工智慧和超大规模运算的设计创新 |
|
西门子EDA从技术、设计、系统三大面向协助企业数位转型 (2022.06.21)
疫情带动数位经济的崛起，加速各产业的科技创新与数位化进程，而半导体作为数位化的核心材料，在驱动云端、物联网、5G等创新应用中起到关键作用。
根据VLSI Research |
一个想要满足于不同市场需求的通用型Bus标准界面，能否在不断升级传输速度及加大带宽之外，达到速度、容量、质量等多元整合、提升效能为一体的愿望？
