 |
Cadence推出Optimality Explorer革新系统设计 以AI驱动电子系统优化 (2022.06.13)
益华电脑(Cadence Design Systems, Inc.)宣布，推出Cadence Optimality智慧系统引擎(Intelligent System Explorer)，可实现电子系统的多学科分析和优化(MDAO)。
在全面革新模拟功能并推出几款具有突破性效能和准确性的产品之後，Cadence进一步专注於设计优化，首先推出颠覆性的 Cadence Cerebrus智慧晶片工具(Intelligent Chip Explorer)，如今更推出 Optimality Explorer |
 |
新思推出ML导向大数据分析技术 开启智慧SoC设计时代 (2022.06.02)
新思科技宣布推出「Synopsys DesignDash」设计优化解决方案，此乃新思科技EDA 资料分析产品组合的重大扩展，该解决方案透过机器学习技术，利用先前尚未发掘的设计见解(design insights)来提升设计生产力 |
|
[西门子EDAxCTIMES] 应用自动化验证工具消除线路图设计错误 (2022.03.10)
在这设计日益复杂的PCB板设计中，仰赖人工检查线路图设计已不再可行，如何应用工具进行自动化消除线路图设计的错误，是每个追求低成本与及时上市公司所面临的挑战 |
|
Ansys成为英特尔晶圆代工服务生态系联盟创始成员 (2022.02.16)
Ansys宣布成为英特尔晶圆代工服务（Intel Foundry Services；IFS）加速计画 － EDA联盟（IFS Accelerator － EDA Alliance）的创始夥伴之一，将提供同级最隹的EDA工具和模拟解决方案，支援客户创新，包括用於3D-IC设计的订制晶片 |
|
Cadence数位、客制与类比流程 获台积电3奈米和4奈米制程认证 (2021.11.11)
Cadence Design Systems, Inc.宣布，其数位和客制/类比流程已获得台积电 N3 和 N4 制程技术的认证，以支持最新的设计规则手册 (DRM)。 Cadence 和台积电双方持续的合作，为台积电 N3 和 N4 制程提供了相应的制程设计套件 (PDK)，以加速行动、人工智慧和超大规模运算的创新 |
|
西门子与台积电深化合作 3D IC认证设计达成关键里程 (2021.11.04)
西门子数位化工业软体，日前在台积电 2021开放创新平台 (OIP) 生态系统论坛中宣布，与台积电合作带来一系列的新产品认证，双方在云端支援 IC 设计，以及台积电的全系列 3D 矽晶堆叠与先进封装技术（3Dfabric）方面，已经达成关键的里程碑 |
|
西门子推出适用类比、数位及混合讯号IC设计的mPower电源完整性方案 (2021.10.12)
西门子数位化工业软体今天推出 mPower 电源完整性软体，此软体是业界首款也是唯一一款能为类比、数位及混合讯号 IC 提供几乎无限可扩充性的 IC 电源完整性验证解决方案，即便对于最大规模的 IC 设计，也可支援全面的电源、电迁移（EM）与压降（IR）分析 |
|
西门子Aprisa布局和绕线方案 获GlobalFoundries 22FDX平台认证 (2021.09.23)
西门子数位化工业软体旗下的Aprisa 布局和绕线解决方案，近日获得GlobalFoundries(GF)的 22FDX平台认证。双方公司将协同合作，将 Aprisa 支持技术纳入 GF 制程设计套件 (PDK)，以协助共同客户充分利用 22FDX 平台优势 |
|
Cadence推出终端Tensilica人工智慧平台 加速AI单晶片开发 (2021.09.16)
Cadence Design Systems, Inc.(益华电脑)今日宣布，推出了用于加速人工智慧系统单晶片开发的Tensilica人工智慧平台，内容包括三个能够优化数据和终端人工智慧需求的支援性产品 |
|
Cadence推出机器学习为基础的Cerebrus工具 提升10倍生产力 (2021.07.23)
Cadence Design Systems, Inc.(益华电脑)今天宣布推出 Cadence Cerebrus 智慧晶片设计工具 (Cadence Cerebrus Intelligent Chip Explorer)，这是一款以机器学习为技术基础所开发的新型工具，可实现数位晶片设计自动化和规模化，让客户能够更快速地达到客制化晶片设计的目标 |
|
Cadence与联电合作开发22ULP/ULL制程认证 加速5G与车用设计 (2021.07.13)
联华电子今日宣布，Cadence优化的数位全流程，已获得联华电子22 奈米超低功耗 (ULP) 与 22 奈米超低漏电 (ULL) 制程技术认证，以加速消费、5G 和汽车应用设计。该流程结合了用于超低功耗设计的领先设计实现和签核技术，协助共同客户完成高品质的设计并实现更快的晶片设计定案 (tapeout) 流程 |
|
爱德万测试针对高速扫描与软体功能性测试开发创新方法 (2021.07.02)
爱德万测试 (Advantest Corporation) 针对次世代解决方案进行先导测试，运用先进IC现有之高速串列I/O介面，在V93000平台同时执行高速扫描测试与软体驱动功能元件测试。此全新方法能使在新的测试架构上的扫描测试结果与既有的方式相互吻合、同时能启动且执行晶载测试软体 |
|
Cadence推出新一代电路模拟器FastSPICE 效能高达3倍 (2021.05.21)
益华电脑 (Cadence Design Systems, Inc.)宣布全新的Cadence Spectre FX 模拟器(Simulator)，此新一代的FastSPICE电路模拟器能够有效验证记忆体和大规模系统单晶片(SoC)设计。Spectre FX 模拟器中具创新和可扩展性的FastSPICE架构，可为客户提供高达3倍的效能 |
|
链结台湾微机电的开发量能 恩莱特科技??注国研院EDA平台 (2021.05.11)
为维持并扩大台湾半导体供应链的优势，科技部持续加强堆动产学研合作与培育研究人才，辖下国研院半导体中心今日更宣布促成了全球前三大EDA厂商西门子（Siemens EDA）在台正式授权代理商恩莱特科技，赞助总价值超过500万美元的「微机电开发平台」，包括MEMSPro及OnScale，助力半导体中心进行学术研究并推动产业发展 |
|
创意电子部署]Cadence Clarity 3D求解器 加速系统分析快达5倍 (2021.04.29)
全球电子设计大厂益华电脑(Cadence Design Systems, Inc.)今天宣布，创意电子（Global Unichip Corporation；GUC）成功部署Cadence Clarity 3D求解器於模拟工作流程，完成具有数百条112G PAM4长距离（LR）通道的复杂网路交换机设计，将模拟效能提高5倍 |
|
AWS启用Amazon EC2 X2gd执行个体 Arm与EDA大厂开始使用 (2021.04.06)
日前Amazon Web Services（AWS）宣布新一代记忆体优化的Amazon Elastic Compute Cloud（Amazon EC2）X2gd执行个体已全面启用，搭载由AWS研发、基於Arm构架的 Graviton2处理器。新的X2gd执行个体与当前x86架构的X1执行个体相比，性价比可提升高达55%；与其它搭载AWS Graviton2的执行个体相比，每个vCPU配置的记忆体容量更大 |
|
Deca携手日月光、西门子推出APDK设计解决方案 (2021.04.01)
先进半导体封装纯工艺技术供应商Deca公司宣布推出全新的APDK（自适应图案设计套件）解决方案。该解决方案是Deca与日月光半导体制造股份有限公司（ASE）和西门子数位工业软体公司合作的成果 |
|
Cadence发布新一代Sigrity X 打造10倍快系统分析 (2021.03.17)
益华电脑 (Cadence Design Systems)发表新一代讯号完整性与电源完整性 (SI/PI) 解决方案Cadence Sigrity X。Sigrity X以能进行系统级分析的强大新模拟引擎为特色，并包含Cadence Clarity 3D Solver的创新大规模分散式结构 |
|
Cadence数位设计流程助优化3nm设计 获颁台积电OIP客户首选奖 (2021.03.10)
电子设计商益华电脑(Cadence Design Systems, Inc.)宣布，Cadence以论文题目「台积电3奈米设计架构之优化数位设计、实现及签核流程」，荣获台积电开放创新平台(OIP)生态系统论坛颁发的客户首选奖(Customers' Choice Awards)．该论文由Cadence数位及签核事业部研发??总裁罗宇锋(Yufeng Luo)发表於2020年台积电北美OIP生态系统论坛 |
 |
台湾半导体业者全力备战未来的人才争夺战 (2021.03.04)
面对这一波半导体新浪潮，台湾正经历硬体转型软体的过度阵痛期，如何寻求相关人才，成为刻不容缓的问题。然而，留住人才的第一步，得先决定产业方向。 |
