 |
贸联集团携手腾辉电子及富比库 整合电子产业供应链 (2021.02.26)
连接线束厂商贸联集团携手基板材料厂腾辉电子，结合电子零件客制化云端服务平台富比库(Footprintku) ，以云端平台整合供应链夥伴等三方资源，创造一站式的新产品加速开发平台给新产品开发客户 |
|
西门子携手日月光 开发次世代高密度先进封装设计方案 (2021.02.25)
西门子数位化工业软体宣布，将与日月光（ASE）合作新的设计验证解决方案，协助共同客户更易於建立和评估多样复杂的整合IC封装技术与高密度连结的设计，且能在执行实体设计之前和设计期间使用更具相容性与稳定性的实体设计验证环境 |
|
推动电子元件资料数位化 富比库着眼台湾IC产业链 (2021.01.26)
为了推动电子产业上游的元件供应商也加入其电子设计服务平台，富比库共同创办人暨董事长黄以建特别自美返台，积极接洽台湾相关的元件供应商，力邀业者共创一个拥有完整电子零件数位资料的设计服务平台 |
|
AWS和Arm展示生产规模等级的云端EDA (2020.12.13)
Amazon Web Services（AWS）日前宣布，Arm将把AWS云端服务运用到绝大部分电子设计自动化（EDA）工作负载。Arm使用基於AWS Graviton2处理器的执行个体（使用Arm Neoverse核心），将EDA工作负载迁移到AWS，引领半导体产业的转型之路 |
|
Cadence GDDR6 IP产品获台积电N6制程认证 (2020.10.12)
电子设计大厂益华电脑(Cadence Design Systems, Inc.)宣布，其GDDR6 IP获得台积电6奈米制程(N6)矽认证，可立即用於N6、N7与还有即将到来的N5制程技术。GDDR6 IP由Cadence PHY和控制器设计IP与验证IP(VIP)所组成，目标针对超高频宽的记忆体应用，包括超大型运算、汽车、5G通讯及消费性电子，特别有关於人工智慧／机器学习(AI／ML)晶片中的记忆体介面 |
|
Mentor EDA进一步支援三星Foundry 5/4奈米制程技术 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE（AFS）自订和类比/混合讯号（AMS）电路验证平台已通过三星Foundry的最新制程技术认证。客户现在可以在三星的5/4奈米FinFET制程上使用这些产品，为其先进的IC设计tapeouts进行验证和sign-off |
 |
EDA云端化一举解决IC设计痛点 (2020.07.03)
今年六月，EDA龙头厂商Cadence和Synopsys更同时宣布与台积电、微软策略合作，采用微软Azure云端平台以加速IC设计流程的合作计画，显见EDA已正式进入云端化时代。 |
|
先进制程推升算力需求 云端EDA带来灵活性与弹性 (2020.06.30)
次世代先进制程的晶片开发有很高的算力需求，因此企业开始采取具备弹性拓展与使用灵活性优势的云端解决方案。 |
|
Cadence与台积电、微软合作 以云端运算缩减半导体设计时序签核时程 (2020.06.17)
益华电脑(Cadence Design Systems, Inc.)宣布与台积电及微软三方合作之成果。该合作的重点是利用云端基础架构来缩短半导体设计签核时程。透过此合作，客户将可藉由微软 Azure上的Cadence CloudBurst平台，采用台积电技术的Cadence Tempus时序签核解决方案及Quantus提取解决方案，获得加速完成时序签核的途径 |
|
内外兼顾的EDA设计新思维 (2020.06.08)
许多的电子运算设备都已经导入了机器学习的能力。随着AI应用规模不断提高，EDA工具也将更为蓬勃发展。 |
|
Cadence数位与客制/类比EDA流程 获台积电N6及N5制程认证 (2020.06.08)
全球电子设计厂商益华电脑(Cadence Design Systems, Inc.)宣布，为台积电N6及N5制程技术提供优化结果，增强其数位全流程及客制/类比工具套装。Cadence工具套装运用於台积电最新N6及N5制程技术，已通过台积电设计规则手册(DRM)及SPICE模型认证 |
|
新型态竞争风云起 EDA启动AI晶片新战场 (2020.06.05)
AI将引导全世界走向工业革命以来，相关厂商必须快速将运算晶片上市，来处理AI架构的全新挑战，需求驱使EDA工具日新月异。 |
|
Cadence强化Cortex-A78及X1 CPU行动装置开发的数位流程及验证套件 (2020.06.02)
电子设计商益华电脑(Cadence Design Systems, Inc.)宣布扩大与Arm的长期合作关系，强化以Arm Cortex- A78和Cortex-X1 CPU为设计基础的行动装置开发。为了推动Cortex-A78和Cortex-X1的采用，Cadence提供了全面的数位化全流程快速采用套件（RAK），帮助客户在功耗、性能和面积（PPA）上进行最隹化，并提高整体设计生产力 |
|
Cadence：透过内外兼具的EDA布局 加速设计流程 (2020.05.26)
一般来说，AI对於EDA工具的影响，多半需要考量两个部分。EDA工具通常面临着解决许多难以解决的挑战，这些挑战需要利用更先进的方法来加以管理。例如，在布局和设计路线流程的早期，就先评估大型数位化设计的线路拥挤或可能的错误 |
|
Cadence发表iSpatial技术与新数位流程 提升晶片PPA目标 (2020.04.23)
为因应更趋复杂的晶片设计与先进制程需求，电子设计自动化（EDA）方案供应商益华电脑（Cadence Design Systems）宣布，推出全新的数位全流程，结合新推出的iSpatial技术与机器学习（ML）功能，能大幅缩短整体晶片开发的时间，同时更进一步提升晶片本身的PPA（效能、电耗、面积）结果 |
|
Cadence优化数位全流程 提供达3倍的生产力并提升结果品质 (2020.03.18)
益华电脑(Cadence Design Systems)宣布，推出全新的数位全流程，该流程经数百个先进制程设计定案所验证，可进一步优化包括汽车、行动、网路、高效能运算及人工智慧（AI）等各种应用领域的功耗、效能及面积（PPA）结果．该流程具有包括统一布局、物理优化引擎以及机器学习（ML）能力等多种业界领先的特色 |
|
Digi-Key於2020 Embedded World展协助企业加速创新 (2020.01.14)
全球电子元件经销商Digi-Key Electronics在2020年Embedded World展览中（摊位：4A-633）协助企业加速创新。
Digi-Key表示，很高兴於2020年再次叁与Embedded World展览，此嵌入式系统技术大展将於2月25日至27日在德国纽伦堡举办 |
|
EDA跨入云端环境新时代 (2019.09.11)
全球主要EDA供应业者，已经开始将一部分的IC设计工具，透过提供云端设计或验证的功能。并且未来可能针对各种不同领域或产业、制品技术等，都能够透过云端来完成所需要的 |
|
人工智慧正在改变EDA的设计流程 (2019.09.10)
EDA让电子设计有了飞跃式的成长；如今，人工智慧正站在EDA成功的基础上，正逐渐重塑了EDA设计的风貌。 |
|
机器学习实现AI与EDA的完美匹配 (2019.09.10)
多年来，AI与EDA如何完美匹配，一直被工程人员讨论著。实际上，人工智能已经开始逐渐在EDA领域发挥作用。不久之后，AI将可望在EDA领域找到一席之地。 |
IETF是Internet Engineering Task Force (国际网络工程研究团队)是一个开放性的国际组织，其作用在于汇集网络设计师、网络操作员、网络厂商，以及研究人员共同研发改进网络的工程架构与建立起一个平稳的网络环境。
