 |
Cadence推出Palladium Z1硬體驗證模擬平台 (2015.11.18)
益華電腦（Cadence Design Systems）發表Cadence Palladium Z1硬體驗證模擬（emulation）平台，這是資料中心級（datacenter-class）硬體模擬系統，與前一代產品相比，可提供5倍的更高硬體模擬處理能力；若與最接近的競爭產品相比，工作負載效率平均提升了2.5倍 |
 |
思源科技研發副總李炯霆獲選加入Si2董事會 (2012.06.11)
思源科技(SpringSoft)日前宣布，該公司實體設計事業群副總經理李炯霆獲選加入晶片整合倡導組織(Si2)的董事會。Si2是業界頂尖半導體、系統、EDA與製造公司的最大組織，致力於開發和推廣標準以改善積體電路設計和製造的方式，以便加速上市前置時間、降低成本，進而克服次微米設計的挑戰 |
|
思源科技強化其先進設計輸入系統 (2011.03.23)
思源科技於日前宣布，該公司最新版Laker先進設計平台設計輸入工具，已開始支援OpenAccess(OA)，並以其標準為基礎提供完整的一貫式客製化IC佈局流程。最新版軟體也包括許多強化設計輸入、分析與導航生產力的功能與改善 |
|
思源科技加入SI2開放式PDK聯盟 (2010.05.20)
思源科技（SpringSoft）日前已經加入Si2（Silicon Integration Initiative）發起的開放製程設計套件聯盟（Open Process Design Kit Coalition，OpenPDK）成為會員。OpenPDK專心致力於標準的開發與推廣，以改善積體電路（IC）的設計方式 |
|
創意與Cadence相輔相乘 實現ASIC設計最佳化 (2009.09.14)
益華電腦（Cadence）宣布，創意電子（Global Unichip ）將以CPF為基礎的Cadence低功耗解決方案，整合至其PowerMagic設計方法中，協助客戶將複雜的低功耗ASIC設計實現最佳化。
創意電子在PowerMagic設計方法 |
 |
晶片製程與設計再上高峰 EDA工具對應出招 (2008.08.06)
製程細微化之後，不單只晶片開發者面臨嚴峻的考驗，代工廠與設備業者也同樣備感壓力。包含曝光、蝕刻、成膜、濺鍍等製程技術，都必須再提高一個檔次，同時要避免過高的失敗率 |
|
智原科技以益華電腦建構次世代低功率行動平台 (2008.05.29)
ASIC服務暨IP廠商智原科技（Faraday Technology），以及低功率多媒體平台IC供應商NemoChips，共同宣佈，NemoChips運用智原科技以Cadence益華電腦低功率解決方案Common Power Format為根基的SoCompiler設計服務，設計出一款低功率的行動式影像平台SOC |
|
PFI發表可供下載之低功耗設計方法指南 (2008.03.25)
Power Forward Initiative(PFI)宣佈發表低功耗設計實用指南:CPF使用經驗(A Practical Guide to Low-Power Design–User experience with CPF)。這份指南中的內容由PFI二十六家會員廠商提供，由數千小時實際設計經驗的精華萃取而成，範圍涵蓋各種低功耗設計與產品 |
|
ConfigCon矽谷會議報導 (2007.12.24)
數位多媒體應用正以各種型式進入到每個人的生活當中，然而在技術的實現上卻仍有許多瓶頸需要克服。以HD高解析度視訊來說，對於可攜式嵌入式設備的運算資源將造成很大的挑戰，必須提出創新的處理架構才有可能實現 |
|
創意電子加入POWER FORWARD INITIATIVE (2007.12.21)
創意電子（Global Unichip Corporation，GUC）與Power Forward Initiativ（PFI）宣布創意電子已經加入協會，將為其設計服務客戶提供Common Power Format（CPF）為基礎的低耗電設計流程。由於創意電子的加入讓PFI更添動力，會員目前已達到24家 |
|
G2使用Cadence低功耗方案提高Wi-Fi SoC效能 (2007.11.14)
電子設計自動化與EDA大廠Cadence日前宣佈，G2 Microsystems已經使用Cadence低功耗解決方案開發無線行動跟蹤設備。這種整合度高且容易使用的流程，是以Si2標準的通用功率格式（CPF）為基礎，讓G2 Microsystems能夠縮短上市時程並達到降低功耗的目標 |
|
ARC和Cadence攜手推出低功率設計方法學 (2007.09.19)
ARC International和Cadence聯合發表一項全新的自動化通用功率格式（Common Power Format;CPF），讓新的低功率參考設計方法學（low power reference design methodology;LP-RDM）可執行於ARC專利的ARChitect處理器組態工具當中 |
|
Cadence益華電腦亞太區總裁居龍：人才為維持優勢的關鍵要素 (2007.02.28)
在IC設計領域中，儘管台灣人才不足，然而透過晶圓代工優勢，可以發展後段設計服務，不只幫助客戶設計還可生產，發揮一次購足（one stop shopping）的環境優勢。因此維持優勢的方式在於研發上的創新性問題，而人才正是技術創新的第一關鍵 |
|
Cadence低耗電解決方案 電源功耗共通格式整合 (2007.01.31)
電子設計創新廠商Cadence益華電腦，發表Cadence低耗電解決方案（Low-Power Solution），是一完善整合的低耗電晶片邏輯設計、驗證與設計實現的流程。Cadence益華電腦低耗電解決方案整合了針對Si2聯盟提出的電源功耗共通格式（Common Power Format，CPF），在早期的設計流程中就能考慮到電源的議題，為IC工程師們提供終端低耗電設計解決方案 |
|
EDA用戶聯盟DTC改選主席 (2006.06.16)
設計技術聯盟（DTC）是由半導體業者與IC設計公司這些EDA用戶所共同組合而成，目的在於對EDA技術評定與提出需求。日前進行主席改選，前任主席IBM技術與服務事業部業務開發總監兼技術長Dale Hoffman圓滿卸任，由Intel EDA業務總監暨Si2董事會會長Rahul Goyal出任DTC新任主席，而Rahul Goyal的當選將帶來了Si2(Silicon Integration Initiative)支援DTC |
|
光罩聯盟推動將OpenAccess導入製造領域 (2004.04.19)
據網站EE Times報導，設計到光罩聯盟（Design-to-Mask Coalition；DTMC）在近期舉行的OpenAccess會議上，該聯盟的目標是致力將OpenAccess資料庫導入製造領域，並呼籲OpenAccess向「框架」格式演變，為EDA開發商和用戶增加新功能 |
|
新世代IC設計資料庫的開放與互通 (2003.06.05)
EDA業者的設計資料庫，是一複雜、精密，支援EDA應用程式中涵蓋RTL到光罩（mask）廣大範圍資料模組的軟體系統，其中包含的豐富資源對於IC設計者來說是可快速達成複雜設計的重要依據；本文將為讀者深入介紹一個具備開放與互通性的新世代資料庫之內涵與特色所在 |
|
台灣發展SIP產業行不行？ (2003.06.05)
既然事物都是內心的作用與成果，能虛擬的元件就讓它虛擬吧，能簡單的過程就讓它簡單吧，何必複雜地繞一大圈，把自己繞的團團轉，也把別人弄得心神不寧。 |
|
全球IP Provider面面觀 (2000.10.01)
參考資料： |
