账号:
密码:
CTIMES / Soc設計
科技
典故
计算机病毒怎么来的?

计算机病毒最早的概念可追溯回1959年一种叫做 「磁蕊大战」(core war)的电子游戏,这种游戏的意义在于,程序是可以自我大量复制的,并可与其他程序对抗进行破坏,造成计算机软、硬件的损毁。而后在1987年,C-Brain程序会吃盗拷者的硬盘空间,C-Brain的恶性变种就成为吃硬盘的病毒。
联咏新型多感测器IP摄影机SoC设计整合CEVA DSP效能 (2022.12.13)
CEVA公司宣布已授权给无晶圆厂晶片设计公司联咏科技,使其在瞄准监控、零售、智慧城市、交通等领域的最新一代NT98530多感测器IP摄影机SoC中部署使用CEVA SensPro2 感测器枢DSP架构系列的SP500 DSP
EDA进化中! (2021.09.28)
电子系统的开发已进入了崭新的世代,一个同时具备电路虚拟设计和系统模拟分析的全方位软体平台,将是时代所需。
SLM晶片生命周期管理平台 形塑半导体智慧制造新层次 (2021.07.26)
矽生命周期管理平台(SLM)以资料分析导向为方法,从初期设计阶段到终端用户布署进行SoC的最佳化,并且在各项运作中达到效能、功耗、可靠性和安全性的最佳化等。
Arm新合约模式 Flexible Access 增加SoC设计人员实验与测试自由度 (2019.07.17)
Arm 宣布将扩大与既有与新的合作夥伴存取与取得半导体设计技术的授权方式。Arm Flexible Access是一种全新的合约模式,让SoC设计团队在取得IP授权前就能展开计划,届时只要针对生产时使用到的部份进行付费
实现下一代除错与追踪功能 ARM推出CoreSight SoC-600 (2017.03.16)
全球IP矽智财授权厂商ARM推出 CoreSight SoC-600 下一代除错与追踪IP解决方案。该项新技术能透过 USB、PCIe 或无线等功能介面进行除错和追踪,提升资料输出量的同时减少对硬体除错探测器的需求
QuickLogic发表ArcticPro超低功耗嵌入式FPGA IP 授权计画 (2016.12.09)
QuickLogic公司日前发表扩展其市场涵盖面的策略性计画,将以ArcticPro eFPGA的商品名选择性的授权其专利超低功耗可编程逻辑技术。 该嵌入式FPGA计划系由QuickLogic与GLOBALFOUNDRIES透过合作协议共同宣布
Xilinx推出SDSoC开发环境2016.1版 (2016.06.15)
新版本透过系统级特性设定工具加速C/C++架构编程并减少50%端对端编译时间 美商赛灵思(Xilinx)推出SDSoC开发环境2016.1版,其可让Zynq系列SoC及MPSoC运用C/C++语言进行软体定义编程,并支援近期新推出的16nm Zynq UltraScale+ MPSoC
Mentor Graphics使用UPF逐步求精方法推动新一代低功耗验证 (2015.09.17)
Mentor Graphics公司支援低功率逐步求精方法,通过采用Questa Power Aware Simulation和Visualizer Debug Environment的新功能以显著提升采用ARM技术的低功率设计的验证复用率和生产率。 UPF规定「低功耗设计意图」应与设计区分开,且应用于晶片设计的验证和实施阶段
Cadence发表下一代JasperGold形式验证平台 (2015.06.17)
新闻摘要 * 整合的Cadence Incisive与JasperGold形式验证平台相较于以往的解决方案,效能可提高15倍。 * JasperGold平台已整合至系统开发套装,相较于现有验证方式可提前三个月发现错误
研扬科技发表Pico-ITX新品--PICO-BT01 (2015.04.13)
工业计算机研发制造大厂:研扬科技日前发表一款Pico-ITX新品PICO-BT01,这款产品同时也获得第23届台湾精品奖殊荣。 Pico-ITX规格的板卡尺寸为100mmx72mm,这是研扬的单板计算机标准品中,尺寸最小的
Maxim推出ZON系列表计SoC 有效缩短电力开发时程 (2014.11.03)
世界各地的电表标准各有不同,电力公司需要不同类型的电表来满足消费者及地域的需求,因此电表厂商必须能够快速灵活地响应电力部门的需求变化。目前,电表IC设计已经在单颗芯片的基础上提供不同存储容量配置的灵活性
Cadence数字解决方案协助创意电子完成1.8亿逻辑闸SoC设计 (2014.10.21)
创意电子采用Cadence Encounter数字设计实现系统在台积16奈米FinFET Plus制程完成首件量产设计定案 益华计算机(Cadence)与创意电子宣布,创意电子在台积电16nm FinFET Plus (16FF+)制程上,采用Cadence Encounter数字设计实现系统完成首件高速运算ASIC的设计定案(tape-out)
提升SoC组件生产力 赛灵思推出新版Vivado设计套件 (2014.10.13)
美商赛灵思(Xilinx)推出可编程SoC级加强型设计套件Vivado设计套件之2014.3版本、软件设计工具(SDK)和全新UltraFast嵌入式设计方法指南,为Zynq-7000 All Programmable SoC组件的生产力带来重大突破
Altera与ARM在SoC开发工具延展策略合作 (2014.10.02)
Altera公司和ARM进行一项长期合作协议,双方在SoC FPGA同类最佳嵌入式软件开发工具上展开策略合作。在2012年,Altera和ARM宣布开发Altera版ARM Development Studio 5工具套件,率先推出了SoC FPGA的FPGA自适应除错功能

  十大热门新闻

AD

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: [email protected]