帳號:
密碼:
CTIMES / 社群討論 / 一般討論區

訪客

 

文章:

發 表 於: 2009.11.08 08:29:58 PM
文章主題: 為何USB3.0會限制PCIe的速度

剛剛看了技嘉的新USB3.0主機板,發現了一件奇怪的事...
就是它上面寫...

Turbo SATA3 / USB3.0 (Marvell 9128NEC USB 3.0 控制器)設定為啟動時,第一根PCIex16插槽將會以x8 模式運作,而第二根PCIex16插槽將無法運作。

這是不是說...使用USB3.0時...PCIE將無法以x16運作...

  回覆文章 回頂端

m.j_hu
論壇會員(不在線上)
nbsp;
來自: 台北縣
文章: 1

發 表 於: 2009.11.29 10:22:20 PM
文章主題: Re: 為何USB3.0會限制PCIe的速度

個人覺得是Marvell 9128chip & BIOS 的問題,因為USB3.0 不管是放在PCIE Gen1& Gen22. 都是可以使用,只是PCIE bandwidth 會影響到USB3.0 的frequency而已.若有不對or 不足地方再請各位補充.THANKS

檢視會員個人資料個人資料 回覆文章 回頂端

Korbin Lan
(不在線上)
nbsp;
來自: 台北市
文章: 213

發 表 於: 2009.11.30 09:35:59 AM
文章主題: Re: 為何USB3.0會限制PCIe的速度
很合理的推斷...如果有機會碰到Marvell的人...我再問問他們吧
檢視會員個人資料個人資料 回覆文章 回頂端

訪客

 

文章:

發 表 於: 2009.11.30 10:45:46 PM
文章主題: Re: 為何USB3.0會限制PCIe的速度

看看華碩這個...

華碩透過特殊內建PCI Express高速橋接晶片,結合四條 PCI Express 1.1的傳輸頻寬(10Gb/s)成為兩條PCI Express 2.0(5Gb/s)的速度,把PCIe介面從第一代升級到第二代,使傳輸頻寬兩倍升級,打破一般的傳輸瓶頸限制,滿足Marvell SATA 6Gb/s控制器的傳輸頻寬需求。

  回覆文章 回頂端

訪客

 

文章:

發 表 於: 2009.11.30 10:55:33 PM
文章主題: Re: 為何USB3.0會限制PCIe的速度

還有這個

  回覆文章 回頂端
  相關討論
[專欄]大陸創新創業人才磁吸效應的挑戰
[專欄]大陸創新創業人才磁吸效應的挑戰
[專欄]大陸創新創業人才磁吸效應的挑戰
NEC發表可不受天候影響的光解析技術
[評析]台灣新定位:與全球創客接軌
  相關新聞
鼎新AI數智攜手永豐銀 以AiGP賦能數位轉型、碳管理
雲科大攜手永源集團推動培育環安人才與技術創新
日本ISMAP機制再進化 加速雲端服務審核流程
臺科大徵才博覽會釋出1.6萬職缺 半導體、科技大廠攬才若渴
SEMI:2025年全球晶圓廠設備投資破千億 晶背供電、2nm技術可望量產
  相關文章
感測元件的技術與應用
感測,無所不在
微控制器的AI進化:從邊緣運算到智能化的實現
半導體產業未來的八大關鍵趨勢
驅動智慧交通的關鍵引擎 解析C-V2X發展挑戰
刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2025 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw