CTIMES - 3d Ic

3D IC 設計入門：探尋半導體先進封裝的未來 (2024.11.12)
CTIMES 東西講座日前舉辦了一場以「3D IC 設計的入門課」為主題的講座，邀請到Cadence技術經理陳博瑋，以淺顯易懂的方式，帶領聽眾了解3D IC設計的發展趨勢、技術挑戰和未來展望

【東西講座】3D IC設計的入門課！ (2024.09.29)
摩爾定律逼近極限，晶片設計的未來在哪裡？3D-IC異質整合技術已成為延續半導體產業創新的關鍵。相較於傳統2D設計，3D-IC能實現更高的效能、更低的功耗與更小的體積，但也帶來複雜的設計與驗證難題

歐姆龍X射線自動檢查平台有效解決晶片檢查量產化和自動化挑戰 (2024.09.05)
近年來，半導體產業在微型化領域，對於小晶片（chiplets）的整合技術進行封裝的需求正不斷增加。與傳統平面設計相比，小晶片的結構夠為複雜，並且採用3D封裝，這對於檢測精度也增加了嚴苛的要求

3D IC與先進封裝晶片的多物理模擬設計工具 (2024.07.25)
在3D IC和先進封裝領域，多物理模擬的工具的導入與使用已成產業界的標配，尤其是半導體領頭羊台積電近年來也積極採用之後，更讓相關的工具成為顯學。

聯電推出首款RFSOI 3D IC整合方案加速5G時代創新 (2024.05.02)
聯華電子今（2）日推出業界首項RFSOI製程技術的3D IC解決方案，此55奈米RFSOI製程平台上使用的矽堆疊技術，在不損耗射頻（RF）效能下，可將晶片尺寸縮小45%以上，客戶能夠有效率地整合更多射頻元件，以滿足5G更大的頻寬需求

Ansys攜手台積電與微軟共同提升3D IC可靠度模擬 (2023.11.20)
Ansys 今日宣布，與台積電和微軟合作，驗證了台積電3DFabric封裝技術製造的多晶片3D-IC機械應力的聯合解決方案，有助於提升先進設計的功能可靠度。 3D-IC系統通常具有較大的溫度梯度，由於差分熱膨脹，導致零部件之間產生強烈的機械應力

Ansys半導體模擬工具通過聯電3D-IC技術認證 (2023.10.19)
Ansys多物理解決方案已通過聯華電子最新堆疊晶圓 (WoW) 先進封裝技術認證的認證，可模擬其最新的3D整合電路（3D-IC）WoW堆疊技術，從而提高AI邊緣運算，圖形處理和無線通訊系統的能力，效率和效能

Ansys熱完整性和電源完整性方案通過三星異質晶片封裝認證 (2023.07.03)
Ansys宣佈 Samsung Foundry 認證了Ansys RedHawk 電源完整性和熱驗證平臺，可用於三星的異質多晶片封裝技術系列。透過三星與 Ansys 的合作，更加凸顯電源和熱管理對先進的並排 (2.5D) 和 3D 積體電路 (3D-IC) 系統可靠度和效能的關鍵重要性

是德加入台積電開3DFabric聯盟加速3DIC生態系統創新 (2023.05.17)
是德科技（Keysight Technologies Inc.）日前宣布加入台積電（TSMC）開放式創新平台（OIP）3DFabric聯盟。該聯盟由台積電於近期成立，旨在加速3D積體電路（IC）生態系統的創新和完備性，並專注於推動矽晶和系統級創新的快速部署，以便使用台積電的3DFabric技術，開發下一代運算和行動應用

台大跨團域隊研發AI光學檢測系統突破3D-IC高深寬比量測瓶頸 (2023.04.26)
國立臺灣大學機械系陳亮嘉教授，今日帶領跨域、跨國的研發團隊，在國科會發表其半導體AI光學檢測系統的研發成果。該方案運用深紫外（DUV）寬頻光源作為光學偵測，並結合AI深度學習的技術，最小量測口徑可達 0.3 微米、深寬比可達到15，量測不確定度控制在50奈米以內，超越 SEMI 2025年官方所預測之技術需求規格

Cadence看好3D-IC大趨勢持續朝向系統自動化方案商前進 (2022.12.14)
益華電腦(Cadence Design Systems)，日前在台北舉行了媒體團訪，由Cadence數位與簽核事業群的滕晉慶（Chin-Chi Teng）博士與台灣區總經理Brian Sung親自出席，除了分享Cadence在台灣的業務進展外，也針對未來的方案與市場布局做說明

西門子與聯電合作開發3D IC hybrid-bonding流程 (2022.09.30)
西門子數位化工業軟體近日與聯華電子（UMC）合作，為聯華電子的晶圓對晶圓堆疊（wafer-on-wafer）及晶片對晶圓堆疊（chip-on-wafer）技術提供新的多晶片 3D IC 規劃、組裝驗證，以及寄生參數萃取（PEX）工作流程

Cadence：未來晶片設計是SiP的時代多物理模擬是關鍵 (2022.09.01)
益華電腦（Cadence Design System）執行長Anirudh Devgan，今日(9/1)在台灣用戶大會「Cadence LIVE Taiwan」上指出，未來的晶片設計是SiP（系統級封裝）的時代，尤其是在小晶片（Chiplet）和3D IC問世之後，SiP將會是未來最重要的晶片製造技術

助力3D-IC設計 Ansys成英特爾晶圓代工服務EDA聯盟創始成員 (2022.02.15)
Ansys今日宣布，成為英特爾晶圓代工服務（Intel Foundry Services；IFS）加速計畫 – EDA聯盟（IFS Accelerator – EDA Alliance）的創始夥伴之一，將提供同級最佳的EDA工具和模擬解決方案，支援客戶創新，包括用於3D-IC設計的訂製晶片

Ansys獲台積電2021年度開放創新平台（OIP）合作夥伴獎 (2021.11.28)
Ansys宣布，獲兩項台積電（TSMC）2021年度開放創新平台（Open Integration Platform；OIP）合作夥伴獎，包括共同開發4奈米（nm）設計基礎架構和共同開發3DFabric設計解決方案。年度共同夥伴獎肯定台積電開放創新平台 (OIP) 生態系統合作夥伴在過去一年對支援新世代設計的卓越貢獻

Cadence與台積電緊密合作3D-IC發展加速多晶片創新 (2021.11.08)
Cadence Design Systems, Inc.宣布正與台積電緊密合作加速 3D-IC 多晶片設計創新。作為合作的一部分，Cadence Integrity 3D-IC 平台是業界第一個用於 3D-IC 設計規劃、設計實現和系統分析的完整統一平台，支持台積電 3DFabric 技術，即台積電的 3D 矽堆疊和先進封裝的系列技術

西門子與台積電深化合作 3D IC認證設計達成關鍵里程 (2021.11.04)
西門子數位化工業軟體，日前在台積電 2021開放創新平台 (OIP) 生態系統論壇中宣布，與台積電合作帶來一系列的新產品認證，雙方在雲端支援 IC 設計，以及台積電的全系列 3D 矽晶堆疊與先進封裝技術（3Dfabric）方面，已經達成關鍵的里程碑

Ansys與台積電合作防止3D-IC電子系統過熱 (2021.10.28)
台積電（TSMC）和Ansys合作，針對採用TSMC 3DFabric建構的多晶片設計打造全面的熱分析解決方案。該解決方案應用於模擬包含多個晶片的3D和2.5D電子系統的溫度，縝密的熱分析可防止這些系統因過熱而故障，並提高其使用壽命的可靠性

2021電子設備創新產業應用大會 (2020.12.24)
台灣政府推動「半導體先進製造中心」、「亞洲高階製造中心」，電子設備扮演重要角色。除了顯示生產設備外，也開始發展半導體相關的生產製造設備，「化合物半導體」與「先進封裝與3D IC設備」將是未來的兩大發展主軸

助開發3奈米製程 Ansys獲雙項台積電開放創新平台合作夥伴獎 (2020.10.26)
Ansys宣布獲頒雙項台積電（TSMC）年度開放創新平台（Open Integration Platform；OIP）合作夥伴獎。Ansys的多物理場模擬解決方案支援台積電世界級3奈米製程和高度複雜的三次元積體電路（3D-IC）先進封裝技術，幫助共同客戶加速設計智慧型手機、高效能運算、車載和物聯網