 |
使用 P4 与 Vivado工具简化资料封包处理设计 (2024.05.27)
加快设计周期有助於产品更早上市。实现多个设计选项的反覆运算更为简便、快速。在创建 P4 之後可以获取有关设计的延迟和系统记忆体需求的详细资讯，有助於高层设计决策，例如装置选择 |
 |
Cadence新一代矽前硬体除错平台与软体验证系统 提升1.5倍设计效能 (2021.04.06)
电子设计大厂益华电脑(Cadence Design Systems, Inc.)发表新一代Cadence Palladium Z2硬体验证模拟平台与原型验证系统Protium X2，以应对爆炸性增长的系统设计复杂性和上市时间的压力 |
|
Versal:第一款自行调适运算加速平台（ACAP） (2018.11.16)
Versal ACAP为一个完全支援软体编程的异质运算平台，将纯量引擎、自行调适引擎和智慧引擎相结合，落实显著的效能提升。该平台能使用于资料中心、有线网路、5G无线和汽车驾驶辅助等应用 |
|
Arm针对Xilinx FPGA推出免授权费用的Cortex-M处理器 (2018.10.02)
Arm今（2）宣布与Xilinx公司携手合作，透过强化版Arm DesignStart计画，将Cortex-M的优势带至FPGA，??注开发者全新动能，以迅速、免费、简单的途径取得Arm IP。
随着科技持续快速发展并突破疆界 |
|
Xilinx嵌入式视觉与工业物联网等应用扩充成本最佳化产品系列 (2016.09.29)
美商赛灵思(Xilinx)宣布为嵌入式视觉、工业物联网等各类应用，扩展成本最佳化晶片产品系列。目前嵌入式视觉与工业物联网应用需要收集、统计并分析来自各种感测器资料，以获得可行的讯息洞见 |
 |
Xilinx推出新型双核元件扩大Zynq UltraScale+ MPSoC系列 (2016.06.20)
美商赛灵思（Xilinx）宣布Zynq UltraScale+ MPSoC系列元件新增新型双核产品。全新双核「CG」系列产品将提升Zynq MPSoC产品系列的扩充性，包含双应用与即时处理器组合等功能。此双核元件以较低成本门槛，为现有的Zynq UltraScale+系列增加处理扩充能力，其提供四组ARM Cortex-A53、两组Cortex-R5、一组绘图处理单元及一组视讯编码单元 |
|
Xilinx扩充SmartConnect技术 为16nm UltraScale元件提升高效 (2016.04.21)
美商赛灵思（Xilinx）推出搭载SmartConnect技术扩充的Vivado设计套件的HLx 2016.1版，其能为UltraScale与UltraScale+元件产品系列提升效能表现。 Vivado Design Suite 2016.1版内含SmartConnect技术扩充，可解决数百万高密度系统逻辑单元设计的互连瓶颈，让UltraScale与UltraScale+元件产品系列在高利用率的同时，可额外提升20%至30%的效能 |
|
Xilinx高阶FinFET FPGA: 16奈米 Virtex UltraScale+元件出货 (2016.02.01)
美商赛灵思（Xilinx）宣布已将Virtex UltraScale+ FPGA供货给首家客户，此产品为采用台积公司16FF+制程的高阶FinFET FPGA。赛灵思积极接触超过百余家使用UltraScale+系列产品与设计工具的客户，并将元件和／或主机板出货给其中六十多家客户 |
|
安富利「Introduction to Vivado SpeedWay」设计研讨会亚洲区巡回开始报名 (2015.11.02)
（新加坡讯）全球技术分销商安富利公司推出最新的ARTY Xilinx Artix-7 35T FPGA评估套件，并宣布SpeedWay设计系列研讨会于亚洲区巡回开始接受报名。
安富利集团技术专家将全天指导「Introduction to Vivado Design Suite」的SpeedWay设计研讨会，为参加者提供实际操作的产品体验，这次体验将协助参加者以Xilinx硬件描述语言（HDL）加速设计 |
 |
Vivado IP集成器：加速IP创建和集成-Vivado IP集成器：加速IP创建和集成 (2014.07.22)
Vivado IP集成器：加速IP创建和集成 |
|
Xilinx Vivado新 UltraFast设计方法 (2013.10.28)
美商赛灵思(Xilinx, Inc.)今日发布Vivado Design Suite 2013.3版本，提供全新的UltraFast设计方法、加强型即插即用IP的配置、整合与验证功能，以及局部重新配置 (Partial Reconfiguration) 功能 |
|
Xilinx Vivado设计套件加入全新UltraFast设计方法 (2013.10.25)
美商赛灵思(Xilinx, Inc.)今日宣布针对其Vivado 设计套件推出全新UltraFast 设计方法。这套综合性的设计方法可协助设计团队运用Vivado 设计套件加速设计周期并提高其可预期性 |
|
Xilinx Vivado设计套件加速整合 (2013.04.14)
All Programmable FPGA、SoC和3D IC的全球领导厂商美商赛灵思今日宣布针对其业界首款SoC级设计套件Vivado Design Suite推出全新版本，以及两项提升生产力的重大功能。Vivado 设计套件2013.1版本包含一个全新以IP为导向并可加快系统整合的设计环境，同时具备一套可加速C/C++系统级设计和高阶合成(HLS)的完整函式库 |
|
赛灵思Vivado设计套件加速整合 (2013.04.12)
All Programmable FPGA、SoC和3D IC的全球领导厂商美商赛灵思今日宣布针对其业界首款SoC级设计套件Vivado Design Suite推出全新版本，以及两项提升生产力的重大功能。Vivado 设计套件2013.1版本包含一个全新以IP为导向并可加快系统整合的设计环境，同时具备一套可加速C/C++系统级设计和高阶合成(HLS)的完整函式库 |
|
赛灵思推出Vivado设计套件WebPACK版本 (2012.12.20)
All Programmable FPGA、SoC和3D IC的厂商美商赛灵思(Xilinx, Inc.) 宣布推出WebPACK版Vivado设计套件，让设计业者可立即免费享有业界首款SoC级限定组件版设计环境。随着赛灵思推出Vivado设计套件2012.4版，其中WebPACK版本提供和Vivado设计套件相同的IP和系统导向设计流程，其整合度与建置速度可比其他设计环境高出4倍 |
|
Xilinx推出Vivado设计套件 (2012.05.02)
美商赛灵思(Xilinx)日前发表Vivado 设计套件，这款以IP与系统为中心的全新设计环境，可为未来十年的“All Programmable”组件大大提升设计生产力。
Vivado设计套件不仅大幅加快可编程逻辑与IO的设计，并加速可编程系统整合和采用3D堆栈式硅晶互连技术的组件、ARM处理系统、模拟混合讯号与大部分IP核心之建置 |
