 |
西门子收购Insight EDA 扩展Calibre可靠性验证系列 (2023.11.16)
西门子数位化工业软体完成对 Insight EDA 公司的收购，後者能够为积体电路（IC）设计团队，提供突破性的电路可靠性解决方案。
Insight EDA 成立於 2008 年，致力於为客户提供类比／混合讯号和电晶体级客制化数位设计流程 |
|
西门子与台积电合作协助客户实现最隹化设计 (2023.10.12)
西门子数位化工业软体宣布与台积电深化合作，展开一系列新技术认证与协作，多项西门子 EDA 产品成功获得台积电的最新制程技术认证。
台积电设计基础架构管理部门负责人 Dan Kochpatcharin 表示：「台积电与包括西门子在?的设计生态系统夥伴携手合作 |
|
西门子提供EDA多项解决方案 通过台积电最新制程认证 (2023.05.10)
身为台积电的长期合作夥伴，西门子数位化工业软体日前在台积电2023 年北美技术研讨会上公布一系列最新认证，展现双方协力合作的关键成果，将进一步实现西门子EDA技术针对台积电最新制程的全面支援 |
|
Cadence看好3D-IC大趋势 持续朝向系统自动化方案商前进 (2022.12.14)
益华电脑(Cadence Design Systems)，日前在台北举行了媒体团访，由Cadence数位与签核事业群的滕晋厌（Chin-Chi Teng）博士与台湾区总经理Brian Sung亲自出席，除了分享Cadence在台湾的业务进展外，也针对未来的方案与市场布局做说明 |
 |
以模型为基础的设计方式改善IC开发效率 (2022.04.25)
以模型为基础的设计开发，在Simulink建立模型并模拟混和讯号IC设计、受控体和微机电系统（MEMS），本文展示马达和感测器的范例。 |
|
西门子mPower数位解决方案通过GlobalFoundries平台认证 (2022.04.19)
西门子数位化工业软体近日宣布，其针对类比、数位和混合讯号IC设计的电源完整性分析数位解决方案，mPower现已通过GlobalFoundries（GF）平台的数位分析认证。
GF平台在功耗和效能方面取得了重大进展 |
|
西门子与台积电深化合作 3D IC认证设计达成关键里程 (2021.11.04)
西门子数位化工业软体，日前在台积电 2021开放创新平台 (OIP) 生态系统论坛中宣布，与台积电合作带来一系列的新产品认证，双方在云端支援 IC 设计，以及台积电的全系列 3D 矽晶堆叠与先进封装技术（3Dfabric）方面，已经达成关键的里程碑 |
|
Deca携手日月光、西门子推出APDK设计解决方案 (2021.04.01)
先进半导体封装纯工艺技术供应商Deca公司宣布推出全新的APDK（自适应图案设计套件）解决方案。该解决方案是Deca与日月光半导体制造股份有限公司（ASE）和西门子数位工业软体公司合作的成果 |
|
格罗方德提升物联网及穿戴装置创新 发挥22FDX平台自适基体偏压功能 (2020.10.20)
特殊工艺半导体商格罗方德（GF）近日在其主办的全球技术论坛(GTC)欧洲、中东和非洲(EMEA)场次中宣布，将通过先进的22FDX平台专门的自适基体偏压(ABB，Adaptive Body Bias)功能，进一步推进物联网(IoT)和穿戴式装置市场的创新 |
|
Mentor通过台积电最新3奈米制程技术认证 (2020.09.11)
Mentor，a Siemens business近期宣布旗下多项产品线和工具已获得台积电（TSMC）最新的3奈米（N3）制程技术认证。
台积电设计建构管理处资深处长Suk Lee表示：「此次认证进一步突显了Mentor为双方共同客户以及台积电生态系统所创造的价值 |
|
Mentor EDA进一步支援三星Foundry 5/4奈米制程技术 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE（AFS）自订和类比/混合讯号（AMS）电路验证平台已通过三星Foundry的最新制程技术认证。客户现在可以在三星的5/4奈米FinFET制程上使用这些产品，为其先进的IC设计tapeouts进行验证和sign-off |
|
Mentor引入Calibre nmLVS-Recon技术 简化IC电路验证过程 (2020.08.10)
为了帮助IC设计人员更快速完成电路设计验证，Mentor, a Siemens business近期宣布将其Calibre Recon技术添加至Calibre nmLVS电路验证平台。
Calibre Recon於去年推出，作为Mentor Calibre nmDRC套件的扩展，旨在帮助客户在早期验证设计迭代期间快速、自动和准确地分析IC设计中的错误，从而缩短设计周期和产品上市时间 |
|
新型态竞争风云起 EDA启动AI晶片新战场 (2020.06.05)
AI将引导全世界走向工业革命以来，相关厂商必须快速将运算晶片上市，来处理AI架构的全新挑战，需求驱使EDA工具日新月异。 |
|
Mentor产品线通过联电新22奈米超低功耗制程技术认证 (2020.03.19)
Mentor, a Siemens Business近日宣布，Mentor的多条产品线，包括Calibre平台、Analog FastSPICE平台，以及Nitro-SoC数位设计平台，现已通过联华电子（UMC）的22uLP（超低功耗）制程技术认证 |
|
台积电与明导国际合作为新InFO技术变形提供设计与验证工具 (2017.01.12)
明导国际(Mentor Graphics)宣布该公司已与台积电(TSMC)就其Xpedition Enterprise平台以及Calibre平台扩展双方的合作关系，为台积电的InFO(整合扇出型)技术提供适用于多晶片与晶片─DRAM整合应用的设计与验证工具 |
|
Mentor Graphics 扩展 PADS PCB产品创建平台 (2016.07.15)
Mentor Graphics 公司宣布在 PADS PCB 产品创建平台中新增一些功能。全新的类比/混合信号 (AMS) 以及高速分析产品能够解决混合信号设计、DDR 导入以及正确的电气设计 signoff 的相关工程挑战 |
|
瞄准台积电InFO技术 明导以两大平台因应 (2016.06.21)
在晶圆代工与封测领域两大次产业之间最有趣的话题，莫过于晶圆代工跨足封装市场的讨论，从早前台积电与Xilinx（赛灵思）合作，推导出CoWoS技术，而近年来，台积电对于新一代的封装技术InFO（Integrated Fan-Out；整合扇出型封装）的推广也相当不遗余力，显见台积电对于封装市场的企图心 |
|
Mentor增强对TSMC 7 奈米制程初期设计开发 (2016.03.28)
Mentor Graphics公司宣布，藉由完成TSMC 10奈米FinFET V1.0认证，进一步增强和优化Calibre平台和Analog FastSPICE (AFS) 平台。此外，Calibre 和 Analog FastSPICE 平台已可应用在基于TSMC 7 奈米 FinFET 制程最新设计规则手册 (DRM) 和 SPICE 模型的初期设计开发和 IP 设计 |
|
Mentor与GLOBALFOUNDRIES合作开发适用于22FDX平台的设计参考流程 (2015.11.13)
Mentor Graphics（明导）宣布与GLOBALFOUNDRIES合作，认证Mentor RTL到GDS平台（包括RealTime Designer物理RTL合成解决方案和Olympus-SoC布局布线系统）能够完全适用于当前版本的GLOBALFOUNDRIES 22FDX平台设计参考流程 |
|
Mentor Graphics获得TSMC 10nm FinFET 制程技术认证 (2015.09.21)
Mentor Graphics（明导）公司宣布，Calibre nmPlatform已通过TSMC 10nm FinFET V0.9制程认证。此外，Mentor Analog FastSPICE电路验证平台已完成了电路级和元件级认证，Olympus-SoC数位设计平台正在进行提升，以帮助设计工程师利用TSMC 10nm FinFET技术更有效地验证和优化其设计 |
