 |
AI运算方兴未艾 3D DRAM技术成性能瓶颈 (2024.08.21)
HBM非常有未来发展性，特别是在人工智慧和高效能运算领域。随着生成式AI和大语言模型的快速发展，对HBM的需求也在增加。主要的记忆体制造商正在积极扩展采用3D DRAM堆叠技术的HBM产能，以满足市场需求 |
|
3D IC与先进封装晶片的多物理模拟设计工具 (2024.07.25)
在3D IC和先进封装领域，多物理模拟的工具的导入与使用已成产业界的标配，尤其是半导体领头羊台积电近年来也积极采用之後，更让相关的工具成为显学。 |
|
记忆体应用发展的关键指标 (2024.07.01)
记忆体发展轨迹是随着越来越庞大的运算与感测功能而亦步亦趋，其应用发展的关键指标就会以容量、速度为重点来观察。当容量与速度越来越大、越来越快，可靠度也是未来发展的关键指标 |
|
AI世代的记忆体 (2024.05.28)
AI运算是专门处理AI应用的一个运算技术，是有很具体要解决的一个目标，而其对象就是要处理深度学习这个演算法，而深度学习跟神经网路有密切的连结，因为它要做的事情，就是资料的辨识 |
 |
经济部前进SEMICON JAPAN 2022 工研院推出全球首创EMAB技术 (2022.12.14)
基於高阶晶片需求随着行动装置功能提升而大幅提升，唯有异质整合才能让晶片兼具轻薄短小与散热、降低成本。经济部技术处补助工研院投入创新技术开发，在2022年SEMICON JAPAN展中 |
|
工研院与三井住友银行合作 共同拓展次世代半导体与材料市场 (2021.11.28)
工研院与日本三大商业银行之一的日本三井住友银行，于11月25日共同举办先端技术研讨会及商业媒合会，透过首次与日本金融机关公开招募半导体封装技术与高端材料技术伙伴，吸引上百家企业针对下世代半导体先进技术、前瞻再生能源、永续发展等领域共同参与 |
|
工研院奥斯卡奖揭晓 两半导体制程技术获创新金牌 (2021.06.29)
素有工研院奥斯卡奖美称的工研菁英奖，在今（29）日公布四项获得金牌创新技术，其中全球最佳高深宽比达「高深宽比玻璃基板电镀填孔及检测技术」，与提供半导体材料低温均匀退火的「相控阵列变频微波技术」皆获颁最高荣誉金牌奖 |
|
小晶片Chiplet囹什麽？ (2021.05.03)
随着元件尺寸越接近摩尔定律物理极限，晶片微缩的难度就越高，要让晶片设计保持小体积、高效能，除了持续发展先进制程，也要着手改进晶片架构(封装)，让晶片堆叠从单层转向多层 |
|
Cadence IC封装叁考流程 获得台积电最新先进封装技术认证 (2020.09.16)
益华电脑(Cadence Design Systems)宣布，Cadence工具取得台积电最新 InFO 与CoWoS先进封装解决方案认证，即以RDL为基础的整合扇出型封装InFO-R，与采用矽晶中介层(Silicon Interposer)封装技术的CoWoS-S |
|
Ansys多物理场解决方案通过台积电3D-IC封装技术认证 (2020.08.31)
Ansys先进半导体设计解决方案通过台积电（TSMC）高速CoWoS-S （CoWoS with silicon interposer）和InFO-R（InFO with RDL interconnect）先进封装技术认证。这让客户针对整套整合2.5D和3D晶片系统，签核耗电、讯号完整性和分析热效应冲击，确认其可靠度 |
|
鉴往知来 洞察不同应用领域的DRAM架构（下） (2020.08.13)
本文上篇已回顾了各种DRAM的特色，下篇则将进一步探讨3D结构发展下的DRAM类型，并分享爱美科的DRAM发展途径。 |
|
ams最新三合一光感测器模组 面积微缩40%实现手机窄边框设计 (2020.07.23)
高效能感测器解决方案供应商艾迈斯半导体（ams AG）今天发布了全新环境光感测器（ALS）和接近检测整合模组━ MD2755，协助手机OEM制造商针对中阶市场开发近无边框显示幕的行动设备 |
|
异质整合推动封装前进新境界 (2019.10.02)
在多功能、高效能、低成本、低功耗，及小面积等要求发展的情况下，需将把多种不同功能的晶片整合于单一模组中。 |
|
蔡司3D X-ray量测方案 加速先进半导体封装产品上市时程 (2019.09.17)
蔡司（ZEISS）推出次微米解析度3D非破坏性的成像解决方案「蔡司Xradia 620 Versa RepScan」，能透过检验与量测功能加速先进IC封装的上市时程。Xradia 620 Versa RepScan运用3D X-ray显微镜（XRM） |
|
支援系统-技术偕同最佳化的3D技术工具箱 (2019.08.19)
系统-技术偕同最佳化（TCO）—透过3D整合技术支援—被视为延续微缩技术发展之路的下一个「开关」。 |
|
Ultra-Fine Pitch高速多晶粒测试介面 将成10奈米以下晶圆最隹测试方案 (2019.03.22)
随着终端电子产品高效能及低功耗诉求，采用先进制程技术之产品日益增多，当制程技术演进至10奈米以下，相对地为IC良率把关之晶圆测试介面更显重要，检测技术也需随之提升 |
|
我们能否为异质整合而感谢亚里士多德？ (2018.05.08)
技术创新使得越来越特殊和复杂的封装变得可行，因此需要针对如微小的内部裸片裂纹这样的缺陷类型提供灵敏度，同时也要保持产品灵活性， 以支持封装技术随着不断增加的应用而朝着多个方向的发展 |
|
Mentor强化支援台积电5nm、7nm制程及晶圆堆叠技术的工具组合 (2018.05.02)
Mentor宣布该公司Calibre nmPlatform 和Analog FastSPICE (AFS) 平台中的多项工具已通过台积电(TSMC)最新版5奈米FinFET和7奈米 FinFET Plus制程的认证，Mentor 亦宣布，已更新其 Calibre nmPlatform工具，可支援台积电的Wafer-on-Wafer (WoW)晶圆堆叠技术，这些 Mentor工具以及台积电的新制程将能协助双方共同客户更快地为高成长市场实现矽晶创新 |
|
晶圆聚焦『封装五大法宝』之五：晶圆级的系统级封装 (2016.09.02)
Amkor认为『封装五大法宝』是：低成本覆晶封装（Low-Cost Flip Chip），这可能是将来服务应用范围最广的技术。 |
|
日月光：AMD HBM技术让3D IC正式起飞 (2015.09.16)
随着SEMICON Taiwan 2015落幕，大致上可以看到台湾半导体产业几个重要的发展方向，像是7奈米制程方面的讨论、材料与制程设备的导入等。不过，在诸多国际大型论坛的场次中，不时可以见到封测龙头日月光的身影 |
