通訊CMOS積體電路或電子產品之Latch-up(LU)破壞是影響IC或零組件可靠性及延緩上市的重要因素，因此無論由製程與設計方面考量，整體的防護措施是必要的。本課程幫助學員了解通訊CMOS IC引發 LU的原理與各種機制，並且說明如何避免造成LU傷害，以及在操作溫度上、製程上、佈局上之各種設計考量。本課程是CMOS LU 議題及LU Free設計的完整課程，更是通訊CMOS IC或零組件產品在LU可靠性技術上最熱門的探討技術。

此課程將從通訊CMOS電路及其引發之LU現象、LU破壞模式、引發此CMOS IC LU的機制及各種觸發模式介紹起，進而討論 LU 的各種測試方式及如何找出LU觸發點位置的各種實務技術；接著將講授如何避免發生LU或如何設計出LU Free IC，其中將針對溫度效應、製程效應、佈局效應設計來討論。最後也將以0.18um為例，介紹 LU 設計法則的萃取。期許學員最終能充分理解並掌握通訊CMOS IC LU測試議題及LU防制的相關技術。