Microchip Switchtec^™ PCIe^®（Peripheral Component Interconnect Express）交換機產品是構建下一代高性能系統的理想選擇，提供卓越的性能、可靠性和靈活性。

挑戰與需求

設計下一代架構是一項艱鉅的挑戰，建立穩健的基礎設施是關鍵。產品必須提供可靠的性能、互操作性和可擴展性，以滿足現在和未來不斷增長的需求。諸如神經網路、自動駕駛汽車、面部和語音識別以及醫療診斷等應用，對機器學習和超大規模計算基礎設施提出了前所未有的要求。隨著加速器、GPU、CPU 和網路性能的不斷提升，對底層 PCIe 基礎設施的性能要求也越來越高。

Microchip ChipLink 除錯工具

Microchip 的 ChipLink 除錯工具為客戶提供單一視圖，涵蓋所有 Microchip 產品，加速產品上市時間。內置的訊號完整性分析和功能調試工具，簡化了設計和驗證過程。

ChipLink on Gen5

ChipLink 簡化配置

●快速配置： 提供預設配置，加速常見使用場景的設備設置。

●圖形化界面： 基於圖形用戶界面的設備配置和拓撲查看器。

ChipLink 功能性除錯

●PRBS產生器和分析器： 幫助工程師產生數據與分析資料，確保傳輸的模式和行為。

●順序組（Ordered Set）分析器：PCIe的連結裝置（Link partners）兩端會交換實體層封包，也稱為順序組。PCIe在實體層鏈路訓練時使用的順序組包含TS1、TS2、FTS、SKP、EIOS和EIEOS等。ChipLink除錯工具領先業界，可以提供在PCIe鏈路訓練時，連結裝置兩端所交換的順序組分析功能。允許快速調試難以訪問鏈路上的交易層問題，無需昂貴的測試設備。本文文末提供使用ChipLink錄制順序組的範例與PCIe 實體層鏈路訓練流程圖的比對。

●TLP 分析器：工程師可利用此工具產生TLP封包，以利於除錯與測試。ChipLink提升觸發功能和 TLP 捕獲能力。

●LTSSM 監控器： LTSSM（Link Training and Status State Machine）是PCIe協議在實體層的鏈路訓練與初始化的過程中，一個很重要的角色。工程師可以藉由ChipLink來觀察鏈路訓練的過程是否符合PCIe的規範。在鏈路訓練中，如果發生違反協定的行為，可利用此功能來了解目前鏈路訓練的狀況，進而排除問題。ChipLink在Gen5的器件上提高觸發靈活性和增加substate功能。

●性能和錯誤計數器： 提供詳細的性能數據，包含延遲與頻寬的量測，以及錯誤統計資訊。

ChipLink 訊號完整性分析

●眼圖捕獲和訊號完整性分析器： 眼圖的擷取在訊號完整性上扮演著關鍵性的角色。ChipLink不僅可以擷取每一條鏈路的眼圖，更提供眼圖判斷的標準FOM score，可以幫助工程師了解分析訊號品質。

●一鍵式資訊收集 Forensic Capture： ChipLink簡化問題診斷過程。工程師可以輸入預先規劃的測試項目，ChipLink即可一鍵執行所有的預設測項。將結果輸出成一個檔案，以利於後序的分析。

ChipLink Help存取元件之使用手冊

●上下文相關嵌入式文件： 提供即時、相關的技術文件。對於ChipLink使用上的詳盡解說。

順序組分析器（Ordered Set Analyzer）

●幫助調試每通道的鏈路訓練問題，插入 PCIe 分析器可能會改變通道並最終掩蓋問題。

●靈活的過濾功能可消除“分析器垃圾”並隔離感興趣的交易。

●靈活的交叉觸發功能可實現更高級的除錯能力。

OS Analyzer（Tool Features）

OS Analyzer（Gen5 LinkEQ）

歡迎瀏覽以下網頁或是連絡Microchip業務及代理商，了解更多有關ChipLink的產品資訊：https://www.microchip.com/en-us/about/media-center/blog/2020/accelerate-time-to-market-with-microchip-chiplink-dev-tool