 |
Mentor Veloce 硬体加速模拟平台协助Barefoot Networks验证完全可程式设计开关 (2016.07.28)
Mentor Graphics公司宣布，构建用户可程式设计及高性能的网路交换器的开创者 Barefoot Networks 已成功采用 Veloce硬体加速模拟平台验证其 6.5Tbps Tofino交换器。 Veloce 硬体加速模拟平台不仅具有高容量与卓越的虚拟化技术，还拥有远端存取选项以及在网路设计验证领域有口皆碑的成功经验，由此 Barefoot 选择了这一平台 |
|
Mentor Graphics 扩展 PADS PCB产品创建平台 (2016.07.15)
Mentor Graphics 公司宣布在 PADS PCB 产品创建平台中新增一些功能。全新的类比/混合信号 (AMS) 以及高速分析产品能够解决混合信号设计、DDR 导入以及正确的电气设计 signoff 的相关工程挑战 |
|
Mentor Graphics宣布PADS创新平台又添新功能 (2016.05.06)
Mentor Graphics公司推出基于PADS PCB软体的综合产品创新平台，该平台帮助个体工程师和小型团队解决开发现今电子产品所面临的工程挑战。随着系统设计复杂度以及印刷电路板（PCB）、机构和系统工程师对易于使用工具的需求不断增加，PADS平台经扩展可帮助工程师实现从概念设计到交付制造，开发基于 PCB 的系统 |
 |
Mentor推出原生完整的UVM SystemVerilog记忆体验证IP库 (2016.03.09)
Mentor Graphics（明导）推出首个完全原生的UVM SystemVerilog记忆体验证IP库，该记忆体验证IP库可用于所有常用记忆体设备、配置和介面。 Mentor在目前已可支援60多种常用外设介面（commonly used peripheral interfaces）和汇流排架构的Mentor验证 IP（Mentor VIP）库中新增了 1600多种记忆体模型 |
|
Mentor Graphics 发布 Veloce Apps：开启硬体模拟新纪元 (2016.02.26)
Mentor Graphics公司（明导）推出用于Veloce硬体模拟平台的新型应用程式，自此迎来了硬体模拟的新纪元。新型 Veloce Apps包括 Veloce Deterministic ICE、Veloce DFT 和 Veloce FastPath，可以解决复杂SoC和系统设计中的关键系统级验证难题 |
|
Imagination使用Mentor Veloce 硬体模拟平台 (2015.12.25)
Mentor Graphics（明导）公司宣布，半导体设计IP（包括PowerVR GPU和MIPS CPU）的Imagination Technologies在其一款支援光线追踪技术的图形处理器（GPU）PowerVR Wizard GR6500 的内部验证流程中，部署Veloce 硬体模拟平台的虚拟测试平台加速（TBX）技术 |
|
Mentor Graphics在企业验证平台新增ARM AMBA 5 AHB验证IP (2015.11.16)
Mentor Graphics公司推出ARM AMBA 5 AHB 总线的验证IP （VIP）。该新VIP 在Mentor企业验证平台（EVP）上提供，设计人员在同时使用Questa软体模拟和Veloce硬体模拟对采用此新规范的晶片设计进行验证时，可简化并加快验证流程 |
|
Mentor：并购风席卷半导体产业并非好事！ (2015.11.13)
明导国际近期推出支援25G、50G、100G的Veloce虚拟乙太网路实验室，就是看准目前市场对频宽的需求。
此外，美国电脑大厂戴尔（Dell）日前宣布，以每股约33.15美元收购美国数据储存巨擘EMC，交易总值约670亿美元（2.18兆台币） |
|
Mentor与GLOBALFOUNDRIES合作开发适用于22FDX平台的设计参考流程 (2015.11.13)
Mentor Graphics（明导）宣布与GLOBALFOUNDRIES合作，认证Mentor RTL到GDS平台（包括RealTime Designer物理RTL合成解决方案和Olympus-SoC布局布线系统）能够完全适用于当前版本的GLOBALFOUNDRIES 22FDX平台设计参考流程 |
|
Mentor Graphics最新Tessent Scan Pro实现测试资料量压缩效益 (2015.10.13)
Mentor Graphics公司(明导国际)推出新款Tessent Scan Pro 产品,该产品采用的技术可以显著减少使用Tessent TestKompress ATPG 压缩方案的测试资料量。由于测试资料量很大程度上决定了测试积体电路(IC)的成本和时间,因此Tessent ScanPro 产品可帮助晶片制造商以更快、更具成本效益的方式交付他们的产品 |
|
Mentor Graphics获得TSMC 10nm FinFET 制程技术认证 (2015.09.21)
Mentor Graphics（明导）公司宣布，Calibre nmPlatform已通过TSMC 10nm FinFET V0.9制程认证。此外，Mentor Analog FastSPICE电路验证平台已完成了电路级和元件级认证，Olympus-SoC数位设计平台正在进行提升，以帮助设计工程师利用TSMC 10nm FinFET技术更有效地验证和优化其设计 |
|
Mentor Graphics即将举办Mentor Forum (2015.08.12)
全球EDA电子自动化厂商—Mentor Graphics（明导国际）将在8月25日于新竹喜来登大饭店举办技术论坛大会Mentor Forum。除了分享IC设计、IC封装及电气特性模拟分析技术，也邀请到包括明导国际、国内外产业领航者安谋（ARM）、高通（Qualcomm）、展讯（Spreadtrum）、台积电（TSMC）等担任与会讲师，就技术议程分享并交流经验 |
|
Mentor新款虚拟平台非侵入性跟踪功能实现嵌入式系统优化 (2015.01.28)
明导（Mentor Graphics）推出 Mentor Graphics Vista和Sourcery CodeBench Virtual Edition产品中的 Mentor嵌入式虚拟原型套件（VPK）。这能够让嵌入式开发人员整合、执行、验证和优化不同平台上的软件 |
|
Mentor Graphics收购Flexras强化效益 (2015.01.15)
Mentor Graphics（明导国际）宣布已收购技术开发商Flexras Technologies，该公司的专有技术缩短了集成电路（ICs）和系统级芯片（SoCs）的原型板制作、验证和调试所需的时间。Flexras的时延驱动分区技术将扩大和加强Mentor的工具系列，?明工程师克服日益复杂的设计原型板制作所带来的挑战 |
|
Mentor Graphics推出用于PCIe 4.0的新验证IP (2014.12.10)
Mentor Graphics（明导国际）宣布新的MentorEZ-VIP PCI Express可即时使用的验证IP。这一新的验证IP（VIP）可将ASIC和FPGA设计验证的测试平台整合时间减少多达10倍。
验证IP旨在通过为常见协议和架构提供可复用构建模组来减少工程师构建验证平台所花费的时间 |
|
3D-IC难如上青天? 2.5D存在将比预期久 (2011.04.18)
3D IC技术在半导体业已经声名大噪了一段时日，但总给人一种只闻楼梯响，不见人下来的漫长等待观感。其实3D IC技术远比想象中还要复杂难解，也因此，部分半导体芯片商采用所谓的2.5D IC，或多个芯片垂直堆栈，即大家常听到的硅通孔（TSV）3D IC技术进行产品设计，这也使得相关EDA工具的市场需求量大增 |
 |
抢占2014行动商机 (2010.09.13)
处于行动风潮大起的今日，本刊记者应Global Press之邀走访矽谷，了解亚洲厂商在此波趋势中所能掌握的商机。除了前期所提到的网路骨干将转往电信级乙太网路、USB可望一统手机传输介面的两大趋势外，本期将把2014年前可期待的行动商机完整介绍 |
|
明导国际EDA Tech Forum圆满落幕 (2009.09.08)
EDA电子自动化厂商Mentor Graphics明导国际所举办的EDA Tech Forum已于8月25日圆满落幕。此次盛会总共吸引了300多名客户及工程师前来参加。不仅两场针对半导体产业整体趋势有极精辟见解的演讲，总共16场内容丰富且全面的技术课程，皆获得参加者极热烈的回响 |
|
EDA大厂加入ARM全新快速模型计划 (2009.08.10)
ARM宣布CoWare、Mentor Graphics及Synopsys已加入ARM快速模型计划。该计划成员可将已通过完整认证的ARM处理器快速模型系统，整合进自己的虚拟平台环境中并供货给客户，以确保双方客户无论采用哪一种设计流程，皆可建立完整的ARM Powered虚拟平台 |
|
明导国际EDA技术论坛 创意与专业双管齐下 (2008.08.15)
Mentor Graphics明导国际将于8月27日(星期三)在新竹国宾大饭店举办EDA技术论坛，当天活动不仅完全免费，明导国际还特别与日本原厂情商，准备20多台扭蛋机，要让你带走目前当红的扭蛋系列 |
IETF是Internet Engineering Task Force (国际网络工程研究团队)是一个开放性的国际组织，其作用在于汇集网络设计师、网络操作员、网络厂商，以及研究人员共同研发改进网络的工程架构与建立起一个平稳的网络环境。
