 |
Mentor多项产品通过台积电的5nm/7nm制程认证 (2019.12.02)
在台积电2019开放创新平台（OIP）生态系统论坛上，Mentor宣布最近通过台积电认证、拥有优异的新功能以及为台积电最先进制程开发晶圆厂特定的实现方案一系列的工具，可使Mentor和台积电的共同客户受益，并有助於进一步扩展台积电持续成长的生态系统 |
|
Mentor的Tanner类比/混合讯号工具完成台积电类比IC特殊制程认证 (2019.10.14)
Mentor, a Siemens Business宣布，该公司的Tanner类比/混合讯号（AMS）设计工具 ━ Tanner S-Edit原理图撷取工具和Tanner L-Edit布局编辑器 ━ 已通过TSMC的互通性PDK（iPDK）认证，可适用於台积电为大量类比IC设计提供的各种特殊制程技术 |
 |
机器学习实现AI与EDA的完美匹配 (2019.09.10)
多年来，AI与EDA如何完美匹配，一直被工程人员讨论著。实际上，人工智能已经开始逐渐在EDA领域发挥作用。不久之后，AI将可望在EDA领域找到一席之地。 |
|
强调系统导向 Mentor技术论坛推IC设计新思维 (2019.09.03)
Mentor今日在新竹举办2019年年度技术论坛。在AI与5G等大趋势的推动下，今年的论坛定调在系统导向的IC设计，着重由系统端需求所发起的晶片设计发展，尤其是特定应用（domain-specific）优化为目标的晶片设计 |
|
爱德万测试V93000系统导入SmartShell软体 (2019.05.16)
(日本东京讯)半导体测试设备供应商爱德万测试 (Advantest)推出新的功能「SmartShell」以延伸了旗下产品V93000的操作系统SmarTest的支援能力。此桥接软体能让V93000单一可扩充测试平台与电子设计自动化 (EDA) 环境直接沟通，後者包括来自西门子 (Siemens) 旗下事业体Mentor的Tessent Silicon Insight软体 |
 |
Mentor扩展可支援台积电5奈米FinFET与7奈米FinFET Plus 制程技术的解决方案 (2018.11.20)
Mentor今（20）天宣布其Mentor CalibreR nmPlatform 与Analog FastSPICE? (AFS?) 平台已通过台积电7奈米 FinFET Plus 与最新版本的5奈米FinFET制程认证。此外，Mentor 持续扩展Xpedition? Package Designer 和Xpedition Substrate Integrator 产品的功能，以支援台积电的先进封装技术 |
|
Mentor扩展可支援台积电5/7奈米FinFET Plus 制程技术的解决方案 (2018.11.19)
Mentor今天宣布，该公司的Mentor Calibre nmPlatform 与Analog FastSPICE (AFS) 平台已通过台积电7奈米 FinFET Plus 与最新版本的5奈米FinFET制程认证。此外，Mentor 持续扩展Xpedition Package Designer 和Xpedition Substrate Integrator 产品的功能，以支援台积电的先进封装技术 |
|
Mentor与Teradyne推出ATE-Connect测试技术 大幅缩短晶片除错与测试上线时间 (2018.11.15)
Mentor今天宣布，在其Tessent SiliconInsight 产品中针对IC除错与测试上线(bring up)推出ATE-Connect?技术。 ATE-Connect技术开创了业界标准的介面，可免除与专有、测试机台特定软体以及可测试性设计(DFT)平台间的通讯障碍 |
|
Mentor协助国家晶片系统设计中心建立矽光子设计流程标准 (2018.08.23)
Mentor和 Luceda Photonics正与台湾的国家实验研究院国家晶片系统设计中心(CIC)合作，为以矽光子技术为基础的积体电路(IC)建立设计流程的全国标准。Mentor的Tanner矽光子设计与布局工具将作为此流程的基础 |
|
Mentor「向左移」设计工具 降低PCB开发时间与成本 (2018.06.12)
西门子旗下事业部Mentor，今日在台北举行PCB系统论坛（PCB System Froum），针对电子系统PCB的开发与设计流程提出改善的解决方案，尤其是透过其自动化设计工具的协助，减少整体开发成本，同时缩短上市时程 |
|
三星8LPP制程叁考流程采用Mentor Tessent 工具 (2018.05.23)
Mentor宣布Mentor Tessent产品已通过三星晶圆代工厂的8奈米LPP(低功率+)制程认证，针对行动通讯、高速网路/伺服器运算、加密货币以及自动驾驶等超大型设计，这些工具可提供显着的设计与测试时间改善 |
|
Mentor强化支援台积电5nm、7nm制程及晶圆堆叠技术的工具组合 (2018.05.02)
Mentor宣布该公司Calibre nmPlatform 和Analog FastSPICE (AFS) 平台中的多项工具已通过台积电(TSMC)最新版5奈米FinFET和7奈米 FinFET Plus制程的认证，Mentor 亦宣布，已更新其 Calibre nmPlatform工具，可支援台积电的Wafer-on-Wafer (WoW)晶圆堆叠技术，这些 Mentor工具以及台积电的新制程将能协助双方共同客户更快地为高成长市场实现矽晶创新 |
|
Mentor的Veloce硬体模拟平台 协助英飞凌验证AURIX微控制器 (2018.01.16)
Mentor宣布英飞凌(Infineon Technologies)采用Veloce硬体模拟(emulation)平台，以为其汽车晶片平台的软体与硬体元件满足严格的验证需求。英飞凌的建置已为汽车产业带来了重大革新，可全方位提升驾驶体验 |
|
Mentor和TowerJazz推出可强化车用IC (2017.11.11)
Mentor和TowerJazz今天宣布，推出新的类比设计检查套件，包括元件对准、布局对称性、布局方向/叁数匹配等，套件采用完整的Calibre PERC平台,提供精细类比布局需求的检查和汽车可靠度检查范本(template) |
|
Mentor的Tessent VersaPoint技术协助瑞萨降低成本提升品质 (2017.11.02)
Mentor今天宣布，在其Tessent ScanPro 与Tessent LogicBIST 产品中推出符合ISO 26262标准的VersaPoint?测试点技术。VersaPoint测试点技术可降低制造的测试成本并提升系统中(in-system)测试的品质 ━ 这是汽车与其他产业对高可靠度IC的两个重要要求 |
|
Mentor扩展台积电InFO与CoWoS设计流程解决方案协助推动IC创新 (2017.09.21)
Siemens业务部门Mentor宣布，已为其Calibre nmPlatform、Analog FastSPICE (AFS) 平台、Xpedition Package Integrator和Xpedition Package Designer工具进行了多项功能增强，以支援台积电的创新InFO(整合扇出型)先进封装与 CoWoS (chip-on-wafer-on-substrate)封装技术 |
|
满足先进IC封装设计需求 明导推Xpedition高密度先进封装流程 (2017.06.14)
为了提供更快速且高品质的先进IC封装设计结果，明导国际（Mentor）推出了端到端Xpedition高密度先进封装（HDAP）流程，其设计环境可提供早期、快速的原型评估；明导认为，此一工具与现有的流程相比，可大幅地减少时间，可再细部建置之前充分进行HDAP的最隹化设计 |
|
西门子收购Mentor Graphics完成 (2017.04.12)
透过进军积体电路（IC）设计和嵌入式软体领域，西门子显著拓展其软体业务，重点关注对电子系统和IC开发工具的强烈的市场需求，融合PLM和EDA软体满足当今智慧产品复杂开发需求 |
|
台积电与明导国际合作为新InFO技术变形提供设计与验证工具 (2017.01.12)
明导国际(Mentor Graphics)宣布该公司已与台积电(TSMC)就其Xpedition Enterprise平台以及Calibre平台扩展双方的合作关系，为台积电的InFO(整合扇出型)技术提供适用于多晶片与晶片─DRAM整合应用的设计与验证工具 |
|
Mentor为Verification Academy新增SystemVerilog课程和图案库 (2016.08.10)
Mentor Graphics公司为Verification Academy增加全新SystemVerilog课程和图案库以?明验证工程师提高专业技能、生产率及设计品质。针对 UVM 验证的 SystemVerilog 物件导向程式设计 (OOP) 课程由一位业内资深的 SystemVerilog 专家开发，可帮助工程师扩展 SystemVerilog 技能并在新概念、新技术与新方法方面保持与时俱进 |
IEEE1394是一种能让计算机与接口设备之间相互链接沟通的共同接口标准。如此迅速有效率的传输速度，便时常应用在连接讯号传输密度高、传输量大的接口设备。
