 |
深度整合模拟科技 Siemens EDA用数位分身完整实现晶片效能 (2023.03.30)
西门子EDA（Siemens EDA）今日在新竹举行年度IC设计论坛，并邀请媒体进行联访，由西门子数位化工业软体IC EDA执行??总裁Joseph Sawicki，与EDA亚太区技术总经理李立基和共同出席受访 |
|
西门子收购 Avery Design Systems 续扩充IC验证解决方案 (2022.11.14)
基於现今积体电路（IC）的SoC复杂性不断提高，对新协定和标准的需求不断增加，验证IP使用案例的运用范围也在不断扩大，为客户带来了IC设计验证的复杂挑战。西门子数位化工业软体今（14）日宣布收购独立於模拟的验证IP供应商Avery Design Systems |
|
西门子收购Avatar扩大EDA版图 (2020.07.23)
西门子近期签署协议，收购总部位於加州圣塔拉拉的Avatar Integrated Systems公司（Avatar）。Avatar是一家专精於为晶片设计提供布局和绕线（place and route）软体的领先开发业者，能够协助工程师以更少的资源最隹化复杂晶片的功耗、效能和面积（PPA） |
 |
3奈米制程将是晶圆代工厂的颠峰之战 (2019.10.01)
有能力将半制程推进到7奈米以下的业者，仅剩三星电子和台积电，谁能在3奈米技术中胜出，谁就有希望取得绝对的市场优势。 |
|
强调系统导向 Mentor技术论坛推IC设计新思维 (2019.09.03)
Mentor今日在新竹举办2019年年度技术论坛。在AI与5G等大趋势的推动下，今年的论坛定调在系统导向的IC设计，着重由系统端需求所发起的晶片设计发展，尤其是特定应用（domain-specific）优化为目标的晶片设计 |
|
Mentor与GLOBALFOUNDRIES合作开发适用于22FDX平台的设计参考流程 (2015.11.13)
Mentor Graphics（明导）宣布与GLOBALFOUNDRIES合作，认证Mentor RTL到GDS平台（包括RealTime Designer物理RTL合成解决方案和Olympus-SoC布局布线系统）能够完全适用于当前版本的GLOBALFOUNDRIES 22FDX平台设计参考流程 |
|
Mentor Graphics获得TSMC 10nm FinFET 制程技术认证 (2015.09.21)
Mentor Graphics（明导）公司宣布，Calibre nmPlatform已通过TSMC 10nm FinFET V0.9制程认证。此外，Mentor Analog FastSPICE电路验证平台已完成了电路级和元件级认证，Olympus-SoC数位设计平台正在进行提升，以帮助设计工程师利用TSMC 10nm FinFET技术更有效地验证和优化其设计 |
|
Intel晶圆代工厂扩展服务利用Calibre PERC做可靠性检查 (2015.07.07)
（美国俄勒冈州讯）明导（Mentor Graphics）公司宣布，Intel 晶圆代工厂扩展其14奈米产品服务给其客户，包含利用Calibre PERC平台做可靠性验证。 Intel和Mentor Graphics联合开发有助于提升IC可靠性的首套电气规则检查方案，未来还将继续合作开发，为Intel 14奈米制程的客户提供更多的检查类型 |
|
台积电认证Mentor Graphics软件可应用于其10nm FinFET技术早期设计开发 (2015.04.20)
Mentor Graphics（明导）宣布：台积电（TSMC）和Mentor Graphics已经达到在 10nm EDA认证合作的第一个里程碑。 Calibre实体验证和可制造性设计（DFM）平台以及 Analog FastSPICE（AFS）电路验证平台（包括AFS Mega）已由台积电依据最新版本的10nm设计规则和 SPICE模型认证 |
 |
明导Calibre PERC产品 可防护严重电子电路失效 (2010.01.19)
明导国际（Mentor Graphics）宣布，IC设计用的最完整可程序电子规则检查工具（PERC）─Calibre PERC产品，已获安森美半导体（ON Semiconductor）和智原科技（Faraday Technology）采用 |
|
立足矽谷 放眼亚洲(下) (2007.01.26)
全球资讯科技产业发展重地「矽谷」，位在北加州，其地理涵盖范围北至San Mateo、西至Santa Cruz Mountains、东至San Francisco Bay、而南至Morgan Hill，是一个投资公司和新兴创业家十分热衷的地区 |
|
Mentor Graphics加强Calibre RET (2003.03.06)
明导国际(Mentor Graphics) 日前宣布，该公司已大幅加强CalibreO系列的解析度强化技术(RET)工具，确保Calibre解析度强化技术的建模精准度(modeling accuracy) 有效满足未来三个技术节点需求 |
|
Mentor Graphics Calibre DRC 支援联电90奈米制程 (2003.03.05)
明导国际(Mentor Graphics) 于2月19日宣布，联电已开始提供能够完整支援90奈米制程的CalibreR DRC (设计规则检查) 规则档案，它们可充份发挥Calibre最先进功能；自从1998年开始，Calibre就是联电的实体验证标准 |
|
Mentor Graphics Calibre Interactive工具获意法半导体采用 (2002.10.11)
Mentor Graphics日前宣布，意法半导体（STMicroelectronics）已决定采用Calibre Interactive工具来支持电路之小区块和功能区块（cell and block）的实体验证，这表示意法半导体将把Calibre技术扩大应用至整个设计流程，从电路之小区块／功能区块和全芯片的验证开始，一直到最后的生产制造 |
|
Mentor Graphics Calibre DRC 支持TSMC 90奈米制程技术 (2002.06.04)
Mentor Graphics和台积电于5月28日共同宣布，开始为台积电最先进的90奈米制程, Nexsys ,提供Calibre DRC实体验证(设计规则检查)。在台积电与Mentor Graphics工程团队的密切合作下，Calibre产品获得进一步加强 |
|
Mentor Graphics Calibre部门与IMEC合作 (2002.06.03)
Mentor Graphics于5月28日宣布，Mentor Calibre部门已和IMEC达成一项合作协议，将共同发展次波长微影技术（subwavelength microlithography）。IMEC是欧洲最重要的独立研究中心，研究领域涵盖微电子、奈米技术、信息和通信系统的设计方法和技术 |
|
日立选择Mentor Graphics相位移光罩软件 (2001.11.16)
Mentor Graphics日前宣布，日立已决定采用Calibre PSMgate软件与分辨率强化技术，将它们做为0.13微米制程的标准工具，以便制造更精密准确的电路结构，进而将晶体管缩小到0.1微米以下 |
