 |
群联采Cadence Cerebrus AI驱动晶片最隹化工具 加速产品开发 (2024.01.31)
群联电子日前已成功采用Cadence Cerebrus智慧晶片设计工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS数位化全流程，优化其下一代12nm制程NAND储存控制晶片。Cadence Cerebrus为生成式AI技术驱动的解决方案，协助群联成功降低了 35%功耗及3%面积 |
|
Cadence数位与客制/类比流程 获台积电N4P和N3E制程技术认证 (2022.11.03)
益华电脑(Cadence Design Systems, Inc.)宣布，Cadence数位与客制/类比设计流程，通过台积电N4P与N3E制程认证，支持最新的设计规则手册(DRM)与FINFLEX技术。Cadenc为台积电N4P和 N3E 制程提供了相应的制程设计套件 (PDK)，以加速先进制程行动、人工智慧和超大规模运算的设计创新 |
 |
利用类神经网路进行ADC错误的后校正 (2021.12.21)
在NXP的Eindhoven总部，采用以MATLAB和深度学习工具箱（Deep Learning Toolbox）设计、训练的类神经网路来对ADC错误进行后校正，进而了解ASIC在正常操作条件下消耗的功率状况。 |
|
Cadence数位、客制与类比流程 获台积电3奈米和4奈米制程认证 (2021.11.11)
Cadence Design Systems, Inc.宣布，其数位和客制/类比流程已获得台积电 N3 和 N4 制程技术的认证，以支持最新的设计规则手册 (DRM)。 Cadence 和台积电双方持续的合作，为台积电 N3 和 N4 制程提供了相应的制程设计套件 (PDK)，以加速行动、人工智慧和超大规模运算的创新 |
|
Cadence推出机器学习为基础的Cerebrus工具 提升10倍生产力 (2021.07.23)
Cadence Design Systems, Inc.(益华电脑)今天宣布推出 Cadence Cerebrus 智慧晶片设计工具 (Cadence Cerebrus Intelligent Chip Explorer)，这是一款以机器学习为技术基础所开发的新型工具，可实现数位晶片设计自动化和规模化，让客户能够更快速地达到客制化晶片设计的目标 |
|
Cadence与联电合作开发22ULP/ULL制程认证 加速5G与车用设计 (2021.07.13)
联华电子今日宣布，Cadence优化的数位全流程，已获得联华电子22 奈米超低功耗 (ULP) 与 22 奈米超低漏电 (ULL) 制程技术认证，以加速消费、5G 和汽车应用设计。该流程结合了用于超低功耗设计的领先设计实现和签核技术，协助共同客户完成高品质的设计并实现更快的晶片设计定案 (tapeout) 流程 |
|
Cadence获2020年四项台积电开放创新平台合作夥伴大奖 (2020.11.04)
益华电脑(Cadence Design Systems, Inc.) 宣布，其因矽智财与电子设计自动化解决方案，荣获台积电颁发四项开放创新平台 (OIP) 年度合作夥伴大奖。Cadence因与台积电共同开发3奈米设计架构、三维积体电路(3DIC)设计生产解决方案、以及云端时序签核设计解决方案与数位讯号处理器(DSP)矽智财而获认可表彰 |
|
Cadence数位与客制/类比EDA流程 获台积电N6及N5制程认证 (2020.06.08)
全球电子设计厂商益华电脑(Cadence Design Systems, Inc.)宣布，为台积电N6及N5制程技术提供优化结果，增强其数位全流程及客制/类比工具套装。Cadence工具套装运用於台积电最新N6及N5制程技术，已通过台积电设计规则手册(DRM)及SPICE模型认证 |
|
Cadence强化Cortex-A78及X1 CPU行动装置开发的数位流程及验证套件 (2020.06.02)
电子设计商益华电脑(Cadence Design Systems, Inc.)宣布扩大与Arm的长期合作关系，强化以Arm Cortex- A78和Cortex-X1 CPU为设计基础的行动装置开发。为了推动Cortex-A78和Cortex-X1的采用，Cadence提供了全面的数位化全流程快速采用套件（RAK），帮助客户在功耗、性能和面积（PPA）上进行最隹化，并提高整体设计生产力 |
|
Cadence发表iSpatial技术与新数位流程 提升晶片PPA目标 (2020.04.23)
为因应更趋复杂的晶片设计与先进制程需求，电子设计自动化（EDA）方案供应商益华电脑（Cadence Design Systems）宣布，推出全新的数位全流程，结合新推出的iSpatial技术与机器学习（ML）功能，能大幅缩短整体晶片开发的时间，同时更进一步提升晶片本身的PPA（效能、电耗、面积）结果 |
|
Cadence优化数位全流程 提供达3倍的生产力并提升结果品质 (2020.03.18)
益华电脑(Cadence Design Systems)宣布，推出全新的数位全流程，该流程经数百个先进制程设计定案所验证，可进一步优化包括汽车、行动、网路、高效能运算及人工智慧（AI）等各种应用领域的功耗、效能及面积（PPA）结果．该流程具有包括统一布局、物理优化引擎以及机器学习（ML）能力等多种业界领先的特色 |
|
Cadence获得台积公司7nm制程技术认证 (2017.04.06)
Cadence已就采用7nm制程节点的旗舰DDR4 PHY成功下线，并持续为台积公司7nm制程开发完整设计IP组合
益华电脑(Cadence)宣布与台积公司(TSMC)取得多项合作成果，进一步强化针对行动应用与高效能运算(HPC)平台上7nm FinFET设计创新 |
|
伊顿和Nissan签署MOU 开发储能与控制系统 (2016.09.26)
全球动力管理专家伊顿和汽车制造厂商Nissan日前宣布签属合作协议，运用双方的专业经验与工业资产共同推动储能与控制系统的开发、工业化以及商业化的可能性。双方合作项目包括共同研发、概念验证与商业模式，以打造商业可行的储能与控制应用 |
|
CDNLIVE 2015 会后报导 (2015.09.11)
如果说2014年是Cadence转型成功的一年，
那么2015年应该可以说是扩大战果的一年，
业界菁英共襄盛举CDNLIVE，一起转动新未来。 |
|
各路3D显示技术卡位 市场何在？ (2013.01.04)
3D显示技术已愈来愈普及，许多人可以在电影院观赏3D电影，可以在家电卖场看到3D电视展示，可以看到掌上型3D电玩游戏机等。
不过，要达到3D显示效果，可以实现的技术相当多样，不同的技术有不同的优缺点，也获得不同业者的表态支持，更重要的是，技术的特性差异也影响到使用情境及推行策略 |
|
[评析]宏碁，其实你不应该生气 (2012.09.07)
微软决定自己要卖平板计算机surface，因此惹火了一票计算机商，其中最生气的就属宏碁了，不仅公开呼吁希望微软「回头是岸」，不要坏了多年好哥们的关系，甚至还一度扬言将退出Windows 8 RT版的开发计划，可见宏碁对于微软surface可能带来的影响相当忌惮 |
 |
富士通译码器处理器通过NAGRA内建安全技术认证 (2011.10.28)
富士通昨（27）日宣布，其具备先进安全架构的HDTV多重译码器处理器MB86H611（属MB86H61系列产品之一）已成功通过NAGRA的芯片内建安全技术认证。NAGRA是先进内容保护与多屏幕使用体验解决方案供货商 |
|
Pantech取得高智发明专利授权 (2011.10.18)
泛泰有限公司（Pantech）与高智发明 (Intellectual Ventures, IV®) 今日宣布双方已签属一份许可协议，Pantech取得一部份高智发明所拥有的专利使用权；包含高智发明旗下丰富的专利组合，涵盖超过 50 个科技领域与超过 35,000 笔智能财产 |
 |
OpenGI是一款平台独立的 C-library 参数三角网格工具,从这个参数创建几何图像。-OpenGI (2011.02.03)
OpenGI是一款平台独立的 C-library 参数三角网格工具,从这个参数创建几何图像。 |
|
日立数据系统宣布储存容量回收再利用保证计划 (2010.02.01)
日立（Hitachi）旗下100%自属的子公司，日立数据系统（Hitachi Data Systems；HDS），宣布推出回收储存容量的保证（Storage Capacity Reclamation Guarantee）计划 ， 运用日立虚拟化技术，可将客户的储存容量需求减少50%以上 |
