在終端產品應用朝向高效能、小型化與異質整合的需求下，傳統的2D IC技術已漸漸無法達到此種要求，為了解決在2D IC技術的瓶頸，IC製造產業已從2D平面IC製造技術轉向3D立體之IC製造技術，統稱為3D IC。3D IC為晶片立體堆疊整合模式，3D IC不僅可以縮短金屬導線長度及連線電阻，更能減少晶片面積，具體積小、整合度高、效率高、耗電量及成本更低等特點，因此被認為是下世代半導體新技術。

另一個使用3D IC技術的最大誘因在於系統晶片(System on Chip; SOC)的整合性更佳，以往在系統晶片或系統構裝(System in Packaging; SIP)等晶片整合是以2D之平面整合方式成單一晶片，而3D IC最大特點在於3D IC可讓不同功能性質，甚至不同基板晶片，以最適合的製程分別製作後，再利用矽穿孔(Through-Si Via, TSV)技術進行立體堆疊整合，如此可進一步縮短金屬導線長度及連線電阻，也能減少晶片面積。因為3D IC技術具體積小、整合度高、效率高、耗電量及成本更低等特點，將更符合數位電子輕薄短小發展趨勢要求。

然而，在3D IC技術下，晶片間內部連接路徑更短，相對使得晶片間之傳輸速度更快、晶片間之雜訊更小、效能更佳，也使得一些須要克服的技術問題一一浮現。由於3D IC的技術需考慮TSV技術、晶片之散熱問題、良好裸晶（Known Good Die; KGD）之測試、使用不同堆疊方法（C2C、C2W、W2W）對良率問題所能解決的方法、晶片接合時對準（Alignment）的誤差、晶片之磨薄技術、晶片之間接合的方法和材料的選擇等問題，而這些問題都是在2D IC技術上所未見的，也等待研發人員的克服。

此研討會結合對於3D IC 設計有相當了解的專家學者，針對市場上已有的 3D IC先進封裝技術研究、相關標準之美國專利資料及記憶體互連標準(Intimate Memory Interconnect Standard，IMIS)等題目進行報告解讀與資料重整，希望對於將來3D IC相關計畫之規劃與研究有所幫助。