在终端产品应用朝向高效能、小型化与异质整合的需求下，传统的2D IC技术已渐渐无法达到此种要求，为了解决在2D IC技术的瓶颈，IC制造产业已从2D平面IC制造技术转向3D立体之IC制造技术，统称为3D IC。3D IC为芯片立体堆栈整合模式，3D IC不仅可以缩短金属导线长度及联机电阻，更能减少芯片面积，具体积小、整合度高、效率高、耗电量及成本更低等特点，因此被认为是下世代半导体新技术。

另一个使用3D IC技术的最大诱因在于系统芯片(System on Chip; SOC)的整合性更佳，以往在系统芯片或系统构装(System in Packaging; SIP)等芯片整合是以2D之平面整合方式成单一芯片，而3D IC最大特点在于3D IC可让不同功能性质，甚至不同基板芯片，以最适合的制程分别制作后，再利用硅穿孔(Through-Si Via, TSV)技术进行立体堆栈整合，如此可进一步缩短金属导线长度及联机电阻，也能减少芯片面积。因为3D IC技术具体积小、整合度高、效率高、耗电量及成本更低等特点，将更符合数字电子轻薄短小发展趋势要求。

然而，在3D IC技术下，芯片间内部连接路径更短，相对使得芯片间之传输速度更快、芯片间之噪声更小、效能更佳，也使得一些须要克服的技术问题一一浮现。由于3D IC的技术需考虑TSV技术、芯片之散热问题、良好裸晶（Known Good Die; KGD）之测试、使用不同堆栈方法（C2C、C2W、W2W）对良率问题所能解决的方法、芯片接合时对准（Alignment）的误差、芯片之磨薄技术、芯片之间接合的方法和材料的选择等问题，而这些问题都是在2D IC技术上所未见的，也等待研发人员的克服。

此研讨会结合对于3D IC 设计有相当了解的专家学者，针对市场上已有的 3D IC先进封装技术研究、相关标准之美国专利数据及内存互连标准(Intimate Memory Interconnect Standard，IMIS)等题目进行报告解读与数据重整，希望对于将来3D IC相关计划之规划与研究有所帮助。