內容包括CMOS製程之主被動元件佈局，重點在於類比電路之佈局技巧，與寄生效應對混合訊號式積體電路之影響與分析，並講解電源線與訊號線分佈，與改善雜訊影響之技巧。實作環境以HSPICE軟體為主，考量到設計公司期望佈局工程師應具備設計基本概念、理解佈局方式與寄生效應對電路規格之影響等知識來規劃實作內容，並有實務經驗的業界工程師來協助實作，藉由基本模擬，了解寄生效應與電路操作所造成之雜訊，及對電路產生之影響。

上課時間:每週二及週五18：30～21：30（5/19、5/23、5/26不上課）