 |
智原科技新推出高速同步SRAM Compiler (2004.04.14)
ASIC設計服務暨IP研發銷售廠商 - 智原科技於日前推出超高速同步SRAM Compiler FSC0H_D_SE，這套SRAM Compiler是以UMC 0.13-micron 1P8M 1.2V高速邏輯製程，32Kb的速度於Typical Corner上可以高達1.4GHz（800 MHz worse case condition），與其他類似的SRAM Compiler相較， Faraday產品的速度超過10%到15%，AC操作功率消耗減少40%， 一般而言，面積平均也縮小15%到20% |
|
智原科技發表Serial ATA II IP (2003.12.30)
ASIC設計服務暨IP研發銷售廠商－智原科技30日宣佈推出經0.18微米製程製造驗證通過的Serial ATA II IP。Serial ATA II最高傳輸速率可達3 Gbps，是第一代Serial ATA速度的兩倍，並同樣具有介面親和、支援熱插拔（Hot-plug）及長傳輸線距等優點 |
|
智原推出系統單晶片示範設計 (2003.10.29)
ASIC設計服務暨IP研發銷售廠商－智原科技29日宣佈推出以0.18微米製程製造的A320晶片，一個以『資訊家電平台』IP為基礎的系統單晶片示範設計。A320系統單晶片中整合一顆32位元精簡指令集微處理器, 以及多項重要的矽智財 |
 |
第三屆智原科技論壇下週登場 (2003.09.05)
智原科技擬於九月九日星期二上午十點至下午四點，假新竹國賓飯店十樓舉辦第三屆智原科技論壇暨智原SIP Mall開幕典禮，會中將實體展示智原最新研發成果，包含ARM架構32位元RISC CPU與應用環境平台、MPEG4 Coprocessor、數位訊號處理器（DSP）相關應用平台、Structured ASIC設計技術、USB2.0高速傳輸介面IP，以及智原SIP Mall平台人機界面等 |
|
智原發表『三層光罩可程式化巨陣』技術 (2003.06.02)
智原科技(Faraday)日前推出『三層光罩可程式化巨陣』(3-Mask Programmable Cell Array)技術，有了此項技術，使用者僅需重製最頂端三層光罩，即可在短時間內推出新一代IC產品。智原表示，3MPCA技術的高效能、高密度、低成本及簡單易用的特點，將可降低ASIC及IP客戶的設計開發成本，並加速產品上市時程 |
|
智原選擇Seamless做為軟硬體協同驗證工具 (2003.04.30)
明導國際 (Mentor Graphics) 29日宣佈，智原科技（Faraday Technology）已決定採用Seamless做為它的協同驗證環境，用來驗證矽智財元件庫 (IP library) 中的數位訊號處理器 (DSP) 和微控制器核心；此外，智原還將為客戶提供它的第一套Seamless處理器支援套件 (Processor Support Package)，用來模擬FD216 16位元數位訊號處理器核心 |
|
智原科技與旺玖USB2.0合作專案展現成果 (2003.04.08)
智原科技與旺玖科技8日宣佈其合作開發的USB2.0 Total Solution 研發專案開花結果，不僅以0.25 微米邏輯製程成功量產，且已獲得日本知名大廠指名採用，展現雙方在高速傳輸領域的研發及銷售實力 |
 |
林孝平：立足台灣、放眼世界 創造設計服務業新價值 (2003.02.05)
台灣成為世界IC設計中心的機會非常大，其中有兩個主要的原因，一是目前全球半導體業重心已經逐漸移往亞洲，對於台灣的IC設計業者來說正是一個發展契機；二是台灣擁有完整的半導體產業鏈，從上游的IC設計、晶圓代工到下游的封裝測試等各個領域，無論是人才或技術都具備世界級的水準 |
|
智原推出-Faraday Draco 230 (2003.01.23)
智原科技23日宣佈，繼其自行研發銷售之內嵌式16 位元數位訊號處理器（Digital Signal Processor, DSP） IP 在ASIC 及IP 市場上均獲致極大成功之後，再度推出新一代內嵌式可設定組態數位訊號處理器（Configurable DSP IP）─ Faraday Draco 230 (FD230) |
|
智原公佈2002年第四季營收及獲利 (2003.01.23)
智原科技23日舉辦法人說明會，公佈2002年第四季該公司營收及獲利資訊。智原去年第四季營收達8.37億台幣，較前年同期大幅成長20%；由於ASIC產品組合的變化，以及IP產品銷售屢創佳績，第四季毛利率亦顯著提升至47.1% |
|
智原FA510 RISC CPU IP驗證晶片試產成功 (2002.10.23)
ASIC設計服務暨IP研發銷售廠商─智原科技，23日宣佈其自行研發之FA510 RISC CPU IP驗證晶片在聯電（UMC）0.18微米邏輯製程試產成功，效能可達240MHz（Typical Case），並同時具備「省電」及「晶片面積小」等優點，可廣泛適用於多項電腦週邊產品（PC Peripherals）及可攜式產品（Portable Devices） |
|
智原FA500系列RISC CPU通過ARM認證 (2002.08.08)
智原科技8日表示，其完全自行研發的FA500系列32位元精簡指令集處理器IP開發完成，同時FPGA prototype送到英國安謀國際（ARM）總公司通過其認證、完全與ARM v4指令集架構相容 |
|
智原採用Mentor Graphics可測試設計工具 (2002.07.15)
Mentor Graphics於日前表示，智原科技（Faraday）已決定採用Mentor Graphics的可測試設計（DFT）工具，並將它用於智原的系統單晶片設計流程；Mentor擁有已通過實際考驗的可測試性設計技術，並能協助客戶提高生產力、改善測試品質和降低測試成本 |
|
智原董事會改組 (2002.05.04)
智原科技於3日舉行董事會，會中通過董事會改組一案，更動原聯華電子法人代表董事吳子南、張文勤為新任之曹興誠、宣明智二位董事。原董事長蔡明介辭去董事長及董事席位 |
|
聯電與智原共同宣佈擴大130奈米元件資料庫之合作計劃 (2002.04.25)
聯華電子與智原科技25日宣佈推出共同開發之130奈米（0.13 微米）低耗電元件資料庫（Cell Library），並將彼此的合作開發項目由130 奈米「高速元件資料庫」、「低耗電元件資料庫」，擴展至近期內即將推出的「Fusion 版本」元件資料庫 |
|
智原宣佈與聯電簽訂合約 (2002.04.25)
智原科技日前宣佈與聯電簽訂合約，成為聯電0.25 微米邏輯製程Silicon Shuttle Program 的專業代理商，協助客戶降低設計驗證的成本與風險，縮短產品上市時間。客戶僅需與智原的單一服務窗口聯繫，即可獲得由前段設計、到後段產品矽驗證階段的完整服務 |
|
智原宣佈開發成功標準元件及I/O設計架構 (2002.04.15)
智原科技15日宣佈開發成功90奈米（0.09微米）以下先進製程元件設計架構。晶片設計中的標準元件（Standard Cell）及輸入/輸出元件（I/O）設計架構向來被IP（Intellectual Property，矽智權）及IC設計公司視為特殊know-how而不願公開，因此各自採用相異的設計架構與準則，造成不同來源的IP整合困難 |
|
智原業績看俏 (2002.04.12)
智原第二季已經明顯感受景氣回溫，預估下半年在新產品量產後，單月營收將站上三億元。同時，內部對今年財測以高成長為目標，全年營收初估可達30億元，比去年成長逾25% |
|
智原科技擴展與ARM的技術授權合作 (2002.01.19)
安謀國際科技公司(ARM)與亞太地區IC設計服務與IP供應商智原科技公司，為延伸彼此的合作關係，今日共同宣佈簽署一項授權及合作協議。經由此項協議，智原科技擁有ARM的充分授權，未來將以ARMv4架構為基礎，研發全方位的解決方案 |
|
智原將採用Cadence的NC-Verilog功能驗証的工具 (2002.01.09)
電子設計產品及服務廠商－益華電腦(Cadence)，和矽智財及亞洲提供整合式ASIC服務公司－智原科技，在2002年1月一起宣佈：智原將採用益華電腦的NC-Verilog功能驗証的工具，作為其簽証級(sign-off)的Verilog模擬器(simulator) |
