 |
西門子以Catapult AI NN簡化先進晶片的AI加速器開發 (2024.06.18)
西門子數位工業軟體近日推出 Catapult AI NN 軟體，可幫助神經網路加速器在ASIC和SoC上進行高階合成（HLS）。Catapult AI NN 是一款全面的解決方案，可對 AI 架構進行神經網路描述，再將其轉換為 C++ 程式碼，並合成為 Verilog 或 VHDL 語言的 RTL 加速器，以在矽晶中實作 |
|
西門子EDA發佈Tessent RTL Pro 加強可測試性設計能力 (2023.10.19)
西門子數位化工業軟體近日發佈 Tessent RTL Pro 創新軟體解決方案，旨在幫助積體電路（IC）設計團隊簡化並加速下一代設計的關鍵可測試性設計（DFT）工作。
隨著 IC 設計在尺寸和複雜性方面不斷增長，工程師必須在設計早期階段識別並解決可測試性問題 |
 |
以模型為基礎的設計方式改善IC開發效率 (2022.04.25)
以模型為基礎的設計開發，在Simulink建立模型並模擬混和訊號IC設計、受控體和微機電系統（MEMS），本文展示馬達和感測器的範例。 |
|
互連匯流排的產品生命週期（上） (2022.03.01)
本文探討這些流程演變，以及從SystemC效能分析探索互連匯流排架構的生命週期，藉以透過通用型PSS流量產生器進行確認與驗證。 |
|
Andes Custom Extension讓高效RISC-V處理器進一步加強功能 (2019.01.18)
晶心科技宣布剛發表的AndeStar V5 CPU處理器核心N25/N25F、NX25/NX25F、A25及AX25已具備Andes Custom Extension (ACE)功能。晶心將研發嵌入式處理器IP逾十年的豐富經驗結合RISC-V技術，推出AndeStar V5架構，現在進一步加上ACE，讓嵌入式系統工程師更容易在晶心V5處理器中添加客製化指令 |
|
晶心科技推出28奈米製程1.2 GHz RISC-V處理器 (2018.11.01)
32/64位元嵌入式CPU核心供應商晶心科技，宣布推出兩款AndeStar V5高效處理器核心最新系列產品：一、AndesCore A25/AX25，適合以Linux為基礎的應用，例如無人機、智慧無線通訊、網通、影像處理、先進駕駛輔助系統(ADAS)、儲存設備、資料中心以及機器/深度學習等等；二、AndesCore N25F/NX25F |
|
美高森美和Synopsys延續OEM合作 客製化支援新型PolarFire FPGA (2017.05.18)
美高森美公司(Microsemi) 和全球電子設計自動化(EDA)軟體公司Synopsys宣佈延續其多年OEM協議，合作為美高森美的FPGA客戶提供客製化的可程式設計邏輯元件(FPGA) 綜合工具。兩家公司最近在美高森美於二月發佈的新型成本最佳化、低功耗PolarFire中等規模FPGA上展開合作，Synopsys還在該元件的早期使用計畫期間為美高森美提供支援 |
|
SDT 2014系統開發暨設計工具技術論壇會後報導 (2014.08.13)
儘管半導體技術不斷演進，系統開發與整合業者都能使用到性價比的元件來進行系統開發。然而，客戶對於系統效能、開發時間與整體成本等各方面的要求卻也日益嚴苛，對於系統業者而言可說是揮之不去的惡夢 |
|
驗證3.0時代 Mentor推企業級驗證平台 (2014.05.19)
由於IC設計的複雜度不斷提高，這使得IC驗證已經成為設計流程中的重要一環。這樣的趨勢，不僅在傳統EDA軟體模擬工具上漸趨明顯，連硬體類比設備也走向這樣的方向，市場也不斷快速成長 |
|
應用FPGA實現高速WiMAX MAC層技術 (2008.12.04)
本文主要搭配資策會既有的無線寬頻通訊協定的研發能量，與讀者分享資策會網多所WiMAX無線接取團隊過去所建立的WiMAX無線通訊協定設計成果，與硬體團隊在FPGA及驗證平台設計上所累積的技術及經驗 |
 |
The MathWorks擴大支援電子系統驗證的產品組合 (2008.05.06)
The MathWorks公司正式宣佈旗下EDA模擬器的連結工具系列，可連結MATLAB和Simulink下所開發的系統層模型和演算法，以及三個主要的EDA大廠所提供的數位硬體模擬器。
The MathWorks公司台灣總代理鈦思科技表示 |
|
使用SystemC的軟硬體記憶卡模擬器 (2007.12.10)
在設計較為複雜的元件時，面臨的主要問題通常在於如何在考慮到硬體限制與成本的同時，建立一個最佳化的架構並且對軟硬體功能進行最佳分割，開發系統化單晶片(SoC, System-on-Chip)元件的團隊通常由包括硬體與韌體的專業人員所組成，事實上，在目前任何現代化的電子系統中，這兩方面的專業都已經成為必備的條件 |
|
實現FPGA為主的DSP潛能 (2007.11.10)
功能強大的FPGA解決方案藉由設計技術提供未來的希望。DSP特化的FPGA正快速演變成高度要求且多樣化的應用選項。應用和供應商無關的設計資料庫還有DSP合成，是成功且有效率地規劃出以FPGA為主的DSP設計流程之基礎 |
 |
-Another Verilog Interaction Level anvil-1.0 (2007.03.17)
ANVIL - (A)(N)other (V)erilog (I)nteraction (L)evel.
C++ and VPI/C code to easily instrument RTL/Verilog (dut) and C++ testbench (tb)
for more powerful and efficient verification (i.e., C++/tb drives simulator). |
|
系統晶片ESL開發工具之發展現況 (2007.02.13)
面對日益複雜的系統晶片功能，開發者必須要擁有工具支援以增加設計流程中的自動化程度。ESL Tool主要是幫忙解決硬體尚未完成開發前，如何做初步的系統驗證，以減低開發的成本 |
|
鈦思代理之Aldec發表改版的Active-HDL(7.2) (2007.01.29)
提供ASIC及FPGA設計工具以及混合語言模擬的廠商－Aldec，於近日宣佈Active-HDL最新版本- Active-HDL 7.2，已於2006年12月11日正式上市。Active-HDL是一套以Windows為基礎，可支援FPGA/CPLD及ASIC設計輸入及驗證的平台 |
|
以FPGA電路板建構ASIC原型 (2006.08.07)
根據一項於2004年12月所進行的調查，詢問全球超過兩萬名的開發人員，關於他們如何利用硬體輔助特殊積體應用電路驗證（ASIC verification）。結果發現，目前有三分之一的ASIC設計採用FPGA原型作為驗證方法 |
|
以FPGA電路板建構ASIC原型 (2006.07.06)
根據一項於2004年12月所進行的調查，詢問全球超過兩萬名的開發人員，關於他們如何利用硬體輔助特殊積體應用電路驗證（ASIC verification）。結果發現，目前有三分之一的ASIC設計採用FPGA原型作為驗證方法 |
|
以SystemVerilog語言提升EDA工具設計產能 (2006.04.14)
SystemVerilog目前已經漸漸成為設計與驗證的主流語言，許多廠商在其產品設計中都採用這樣的標準。目前全球估計已有超過150家廠商採用SystemVerilog，而許多先進設計與驗證工程師也開始在standardization process中使用此種語言 |
|
以SystemVerilog語言提升EDA工具設計產能 (2006.04.07)
SystemVerilog目前已經漸漸成為設計與驗證的主流語言，許多廠商在其產品設計中都採用這樣的標準。目前全球估計已有超過150家廠商採用SystemVerilog，而許多先進設計與驗證工程師也開始在standardization process中使用此種語言 |
