 |
Western Digital发表创新技术以推动开源介面标准与RISC-V处理器发展 (2018.12.06)
Western Digital Corp.在RISC-V Summit大会上发表了三项创新的开源技术，专为支援Western Digital内部RISC-V架构开发专案，以及日益成长的RISC-V架构生态系统所设计的，Western Digital技术长Martin Fink宣布为推动网路储存快取连贯性(cache coherent)与RISC-V架构指令集模拟器(Instruction Set Simulator)对应的开源标准，将计划性开放新的RISC-V核心原始码 |
|
Cadence提供ARM高阶行动IP套装完整的开发环境 (2015.02.04)
益华计算机（Cadence）与安谋（ARM）合作推出一个完整的系统级芯片（SoC）开发环境，支持ARM全新的高阶行动IP套装，它采用最新ARM Cortex-A72处理器、ARM Mali-T880 GPU与ARM CoreLink CCI-500快取数据一致互连（Cache Coherent Interconnect；CCI）解决方案 |
 |
ARM为高阶行动体验树立全新标竿 (2015.02.04)
ARM推出全新的IP组合，为新上市的行动装置树立高阶用户体验新标竿。这套IP组合是以高效能的行动处理器ARM Cortex-A72为核心，在特定的配置下，Cortex-A72可以较五年前的高阶智能型手机提供高于50倍的处理器效能 |
|
锁定2015年主流行动与消费性电子市场 ARM推出强化版IP套件系列产品 (2014.02.11)
ARM今（11）宣布针对快速成长的主流行动与消费性电子产品市场，推出效能更佳功耗更低的强化版IP套件系列产品。该强化版的套件系列产品是针对2015年后问世的未来装置需求而设计，为ARM针对主流市场所规划的更新版的IP套件产品，内含处理器、显示处理器、绘图处理器、和实体IP等产品 |
|
CEVA推用于无线基础设施解的 浮点向量 DSP内核 (2013.10.29)
数字信号处理器(DSP)内核和平台解决方案授权厂商CEVA公司宣布推出全球第一款专门为先进无线基础设施解决方案所设计的浮点向量(vector floating-point) DSP内核——CEVA-XC4500 DSP |
|
飞思卡尔发表多重核心通讯平台 (2007.06.26)
飞思卡尔半导体公布新款的多重核心通讯平台，这款多重核心架构除了可提供前所未见的效率、性能及扩充性之外，也能解决研发多重核心软件时所带来的各种挑战。飞思卡尔新策略的基础在于使用演进到45奈米制程技术，以减少功率损耗并享有整合的优点 |
 |
积木化、跳岛式运算时代来临 (2005.07.05)
前运算领域发展的最新趋势，就是一般常言的模块化运算、分布式计算（Distributed Computing）、平行运算（Parallel Computing），常提及的名词则有丛集（Cluster）、网格（Grid）、双核（Dual Core）、多核（Multi Core） |
