通讯CMOS集成电路或电子产品之Latch-up(LU)破坏是影响IC或零组件可靠性及延缓上市的重要因素，因此无论由制程与设计方面考虑，整体的防护措施是必要的。本课程帮助学员了解通讯CMOS IC引发 LU的原理与各种机制，并且说明如何避免造成LU伤害，以及在操作温度上、制程上、布局上之各种设计考虑。本课程是CMOS LU 议题及LU Free设计的完整课程，更是通讯CMOS IC或零组件产品在LU可靠性技术上最热门的探讨技术。

此课程将从通讯CMOS电路及其引发之LU现象、LU破坏模式、引发此CMOS IC LU的机制及各种触发模式介绍起，进而讨论 LU 的各种测试方式及如何找出LU触发点位置的各种实务技术；接着将讲授如何避免发生LU或如何设计出LU Free IC，其中将针对温度效应、制程效应、布局效应设计来讨论。最后也将以0.18um为例，介绍 LU 设计法则的萃取。期许学员最终能充分理解并掌握通讯CMOS IC LU测试议题及LU防制的相关技术。