益华电脑（Cadence Design System）执行长Anirudh Devgan，今日(9/1)在台湾用户大会「Cadence LIVE Taiwan」上指出，未来的晶片设计是SiP（系统级封装）的时代，尤其是在小晶片（Chiplet）和3D IC问世之後，SiP将会是未来最重要的晶片制造技术。

Cadence多物理系统分析事业群研发??总裁Ben Gu

Cadence LIVE Taiwan今日在新竹举行了实体的开发者大会，这也是因疫情停办两年之後，首度重返实体会议的形式。而作为全球最主要的EDA供应商之一，Cadence的洞见与观察，几??也等同於未来的半导体电子产业的发展趋势。

Cadence执行长Anirudh Devgan在首场的专题影片中指出，过去EDA工具的主要发展重心都在「优化」上，未来将会专注在「系统设计」上，会结合AI与多物理模拟技术，为半导体与电子设计带来更多的创新。

Cadence台湾区总经理宋?安(Brian Sung)在开幕致欢迎词表示，EDA发展至今，已经跳脱了单纯电子的领域，他认为E已经是「Essential」，是各种电子设计不可或缺的工具，也是实现各种创新应用的基础。

对於Cadence的EDA方案发展，执行长Anirudh Devgan表示，将会更加着重在「系统级」的设计上。他举例解释，未来的EDA方案只需要开发者专注在输入和输出端，而中间的分析与优化方式，就会由具备AI技术的EDA工具来代劳，并自动产生优化性能的途径。开发者只需要重复进行几次的输入，就可以取得最隹化的设计。

在晶片设计的发展方面，Anirudh Devgan也指出，未来的晶片设计是SiP（系统级封装）的时代，尤其是在小晶片（Chiplet）和3D IC问世之後，SiP将会是未来最重要的晶片技术。

而面对新一代SiP的设计需求，EDA也有了新的布局，其中一个最主要的发展，就是结合多物理模拟的功能。Anirudh Devgan表示，晶片设计进入3D IC和Chiplet的时代後，热与电磁杂讯的处理就是一大挑战，因此需要相关的物理模拟工具的协助，而Cadence对此也进行了多项的收购，已能提供开发者完整的解决方案。

除了结合多物理的模拟工具外，Cadence多物理系统分析事业群研发??总裁Ben Gu则指出，对於系统设计者来说，光有好效能并不等於好的设计，若能再针对设计流程进行优化，协助开发者实现更具优势的产品。因此Cadence很早就开始导入人工智慧（AI）的技术，而新发表的 Optimality智慧系统引擎(Intelligent System Explorer)，就是其多年研发的成果。

Ben Gu也透露，他日前拜访多家台湾的系统商，这些业者们一致对於这项新产品都感到非常兴奋，也很期待这项新工具所能带来的效益。而他也期盼能与客户一同合作，实现更符合客户需求的AI电子设计解决方案。