在電源方面，找到一種提高功率密度的方法（即單位體積內產生更高功率）可實現許多關鍵設計優勢，包括更小尺寸、更輕重量、更高效率以及更低物料成本。毋庸置疑，許多設計者選擇電源元件時，將功率密度視為最重要的指標之一 。

在典型的動力系統中，設計者通常期望能改善功率密度之處就是Power MOSFET。近年來，半導體公司在這些元件的功率密度方面做出了極大地改進，但設計者們仍試圖繼續改善已存在的問題。

近期設計的新元件-快捷 FDPC8011S power clip 33 非對稱 dual MOSFET表明仍有方法可以極大地改進功率密度。本文論述了 power clip 33 設計團隊研究於更小封裝內實現更高效能的設計思路。

圖1顯示了power clip 33框圖，圖2中顯示了與同尺寸(3.3x3.3mm)MOSFET相比，FDPC8011S 能夠處理 8A 的額外負載且 TJ 溫度低 6°C。

圖一 : Power Clip 33 Dual MOSFET

圖二 : The Power Clip 33 與同類產品 3.3x3.3 Dual MOSFET

Power Clip 33 封裝

Power Clip 33 是一款雙晶粒(dual-die)封裝，將最佳品質因數 (FOM) 的矽材料與具備最佳熱效能、低電感的銅片 (Copper Clip) 互連封裝完美結合。圖 3 顯示了封裝結構的關鍵要素。

圖三 : Power Clip 封裝等角投影圖

高側 (HS) MOSFET 汲極向下。低側 (LS) MOSFET 源極向下。透過較大的銅片將高側源極與低側汲極互聯。

如圖4所示，相較于傳統的封裝設計（比如分立式 Power 33、Power 56 及 Power Stage 56 Dual），Power Clip 封裝顯著改善了寄生電阻和寄生電感效應。

圖四 : 封裝電阻和源級電阻

最小化電源電路寄生效應

為了使同步降壓動力系統實現最佳開關速度，設計時，在高頻 (HF) 開關路徑中必須最大限度地降低封裝寄生電感（封裝中的開關路徑為從 V+ 引腳到 SW 再到 GND 引腳）。此外，設計中還必須最大限度地縮短 V+ / GND 輸入電容及 MOSFET 封裝引腳間的距離。透過使用一個汲極向下的高側 MOSFET、晶粒間(die-to-die) Clip 和一個源極向下的低側 MOSFET，Power Clip 的 IC 組態可實現上述兩個目標。這使高頻電源開關路徑實現了最低阻抗，且無需封裝接線。電源路徑中唯一互聯點是低電感/低電阻銅片。

增強的熱效能

為了提高功率密度，熱效能必需最佳化。在典型的 PCB 設計中，電路板銅片的兩個較大區域用於佈置 V+ 和 GND 引腳。汲極向下的高側 MOSFET 和源極向下的低側 MOSFET 的 Clip 設計可將封裝中的大片區域與電路板銅片的這兩大區域相連。銅片可有效支援晶粒間(die-to-die)的熱耦合。這使兩個晶粒均能實現較低的熱阻抗 RΘJA ，無需考慮之間的功率分流。

先進的矽技術

此設計中採用的 MOSFET 技術為遮罩閘極 PowerTrench 技術。 高低側 MOSFET 設計均採用了低 RSP（mΩ/單位面積）及低閘極電荷 (QGD) 矽技術 兩個元件均具備非常低的品質因數 (FOM) （依據 QGD*RSP 來確定）

圖 5 顯示了快捷 RSP 及品質因數 (FOM) (QGD*RSP) 隨時間推移不斷提高。

圖五 : RSP 及品質因數 (FOM) (QGD*RSP) 隨時間推移而不斷改進

隨著時間的推移，快捷半導體不斷改進這兩項參數，且效果顯著。傳導損失 與 RDS(ON) 成正比，開關損失與 QGD 直接相關。 對於 RDS(ON) 一定的 MOSFET，隨著其品質因數 (FOM) 下降，QGD 及開關損失亦隨之下降。快捷半導體在設計上的改進使這兩項損失因素均有下降。

隨著 RSP（單位面積的電阻值）下降，快捷半導體能夠為典型的動力系統級設計更小尺寸的晶粒。 晶粒尺寸下降可使 QG 及 QGD 下降。更小的晶粒尺寸亦可實現更小的封裝，從而降低封裝寄生效應。最終實現低開關損失及小型封裝設計。

POL 轉換器最佳佈局

由於能夠最大限度地降低電源迴路面積及電路板空間，Power Clip 33 MOSFET 有助於實現電路板佈局最佳化並提高系統效能。圖6顯示了使用 Power Clip 33 MOSFET 封裝元件的電路板佈局範例。

圖六 : Power Clip 33 電路板佈局

此高效能、高頻率封裝可為整個動力系統設計實現非常小的封裝尺寸。 MOSFET、輸入電容、電感和輸出電容均佈置到非常小的區域內。 小型動力系統採用占位面積最小的開關節點，這可減少來自開關節點 (SW)的電磁干擾 (EMI) 雜訊輻射。

封裝底部焊盤外露的 GND 及 V+ 引腳從 MOSFET 接面到電路板銅片及周圍環境形成有效的熱耗散路徑。

為使封裝實現最小寄生效應、最佳開關效能，輸入電容及封裝 V+ 至 GND 引腳間形成小型迴路至關重要。Power Clip 封裝 V+ 及 GND 佈置最佳化可實現非常緊湊的輸入電容佈置，最大限度地減小迴路面積，從而減小寄生電感及開關損失。

如圖7所示，採用 Power Clip 設計，高頻開關迴路面積顯著減小。 開關切換期間（低側關斷切換至高側導通，或者高側關斷切換至低側導通），電流必須迅速從一個 MOSFET 移至另一個。由兩個 Power MOSFE 及輸入電容組成的迴路中會出現上述電流換向。相較於輸出電感中的紋波電流頻率，此迴路中的開關瞬變要快得多。因此，這一迴路決定了開關損失。

圖七 : 減小高頻開關迴路面積

採用兩個離散式 MOSFET，開關電流必須流經整個高低側封裝，再返回至輸入電容。 而採用 Power Clip 封裝，電流則在封裝一側非常緊湊的迴路中（僅間隔兩個引腳的距離）流進流出。採用兩個離散式 MOSFET 的佈局中，高側迴路大小受限於 MOSFET 的封裝大小。 而採用 Power Clip 封裝，迴路大小目前受限於輸入電容的大小。

結論

Power Clip 33 驗證了在功率密度方面仍具有優勢。Power Clip 33 結合了先進的矽技術及改進的封裝技術，顯著降低了封裝的寄生效應並在功率密度 (A/mm2) 效能方面極大地超越了前代離散式產品，包括 Power33/Power56 和 Power Stage 56 dual 組合產品。

請注意，本文僅做簡略概述，完整版對 Power Clip 33 與傳統設計在效能、功率損失、波形、溫度及熱阻抗方面的實驗室測試結果進行了詳細比較。若要流覽完整版文章，請移至快捷半導體網路研討會中的「Power Clip 33 非對稱 Dual MOSFET 如何在負載點應用中實現更高開關頻率之解決方案」。