Mentor Graphics日前宣佈，日立已決定採用Calibre PSMgate軟體與解析度強化技術，將它們做為0.13微米製程的標準工具，以便製造更精密準確的電路結構，進而將電晶體縮小到0.1微米以下。這套工具可以支援邏輯閘層級的全晶片、全階層架構、自動化交替式相位設計，使廠商利用現有248nm製造設備做出體積非常小的高速電晶體。

日立半導體與積體電路設計技術發展部門經理表示，“我們認為Calibre PSMgate是最可靠的相位移光罩設計解決方案，不但可以設定相位移值，還能與其它多種工具搭配應用，例如光學製程修正軟體或是以模型為基礎的解決方案；為讓日立相位設定技術的實作更有彈性，我們特別將Calibre PSMgate、其它Calibre工具以及日立的標準設計流程SOCplanner緊密整合在一起。”

Mentor表示，包括設計規則檢查工具Calibre DRC、佈局與線路圖比對工具Calibre LVS、以規則為基礎的光學製程修正工具Calibre OPC和以模型為基礎的光學製程規則檢查工具Calibre ORC在內，日立已將整個Calibre工具套件投入實際作業，並成功建置一套支援強相位移技術的生產流程。

相較於使用二元光罩的普通製程，強相位移光罩技術可以做出體積更小的電晶體，因為它能在閘極附近產生反相區域，使步進機的成像過程更準確。雖然相位移光罩的成本高於普通光罩，它們卻能做出體積更小且速度更快的閘極，使處理器或其它元件擁有更高工作頻率；若量產型商品是高階元件的應用目標，那麼額外增加的光罩成本就可由速度提升來彌補。

結合Calibre彈性的積體電路幾何處理語言，Calibre PSMgate可以支援多種強相位移光罩技術；此外，以模型為基礎的全晶片光學製程修正解決方案Calibre OPCpro也可以執行具有「相位分辨功能」（phase-aware）的光學製程修正程序，這套軟體可以修正這些相位區域及相關電路結構，以便精確控制電晶體的微距大小。

Mentor Calibre業務部門總經理Joseph Sawicki表示，“我們非常高興日立選擇Mentor的解析度強化技術產品；日立是最早採用Calibre工具套件的廠商之一，包括以模型為基礎的模擬解決方案與Calibre ORC光學規則檢查工具，還有以規則為基礎的光學製程修正和實體驗證產品。這證明廠商為了發展先進半導體製程技術，對於Mentor解析度強化技術與Calibre工具的需求正在增加。”

SOCplanner是日立完整的大型積體電路系統設計平台，能為客戶帶來一套彈性解決方案，並提供下列重要特色：１．系統發展環境，提供一個硬體與軟體的並行發展與驗證環境，使協同設計與協同驗證得以實現；２．超大型積體電路設計環境和一次完成的精確設計流程，可將設計週期時間減半；３．矽晶片技術，提供高速工作、高度功能整合與低功率消耗的傑出特性；４．日立的核心競爭組件，包括SuperH/H8核心、矽智財權、作業系統和其它常用的中間軟體。