EE Times网站报导，EDA大厂Synopsys与中国大陆晶圆业者上海华虹NEC（HHNEC），日宣布双方将针对华虹NEC之0.25微米制程生产线，共同开发新一代的参考设计流程，此一经过验证的流程采用Synopsys Galaxy设计平台和华虹NEC的I/O和0.25微米标准单元库，可解决复杂SoC设计所产生之问题，缩短设计时程。

该报导指出，为满足快速发展之中国大陆IC设计客户之高阶需求，华虹NEC决定与Synopsys共同开发新的参考设计流程，使双方共同的客户能够从中获益。而该已完成的设计流程，按照典型之RTL到GDSII的SoC设计流程，并提供了三个阶段的系统性方法。

第一阶段是设计整合阶段，使用Design Compiler和DFT Compiler生成设计闸级网表；第二阶段则是设计实现阶段，使用Astro和Physical Compiler进行布局和布线；进入第三阶段的是设计优化和认可阶段，在Star-RCXT的支持下，使用PrimeTime进行了考虑精确寄生效应的时序分析，并使用设计优化和芯片修整工具Astro实现时序收敛。

最后，在华虹NEC进行生产之前，则使用实体验证工具Hercules对整个设计GDSII档案进行验证和认可。