新思科技(Synopsys)宣布与台积电合作推出针对高效能运算(High Performance Compute)平台之创新技术，这些新技术是由新思科技与台积电合作之7奈米制程Galaxy设计平台的工具所提供。双方共同开发的技术还包括：通路铜柱、多源树合成和混合时脉网格，以及可配合关键网上阻力及电阻的自动化汇流排绕线等功能。在这些新科技的支援下，台积电与新思科技将帮助晶片设计人员针对7奈米制程进行先进的高效能设计。

新思科技特别针对晶片设计人员打造专属流程，以助其在台积电的高效能运算平台(TSMC HPC Platform)达成最佳设计成果。

新思表示，新推出的创新科技含多项新的实作技术，包括Design Compiler Graphical和IC Compiler II之via pillar optimization。而上述通路铜柱则是一种透过减少通路电阻与提升电子迁移的强度来提高效能的新技术。

新思说明，Design Compiler Graphical 和IC Compiler II已将通路铜柱无缝融入其流程中，包括在电路网表中插入通路铜柱、在虚拟绕线图中模拟通路铜柱、通路铜柱的合理摆置，以及支援通路铜柱的细部绕线、萃取和时序。

IC Compiler II的多源CTS和混合时脉网格在关键网上插入通路铜柱之后，全域与细部绕线再调整讯号绕线，以插置通路铜柱。 IC Compiler II 可打造出具高客制化网格的低偏差与高效能的时脉设计，以及针对时脉进行自动H树建置。

此外，IC Compiler II也可搭配关键网的阻力及电阻，进行自动化的汇流排绕线，并且支援非预设绕线和允许使用者设​​定层宽度和间距。

新思科技设计事业群产品行销副总裁Bijan Kiani 表示，新思科技在设计前段到实体实作的流程具备整合而专业的技术，而结合台积电顶尖的制程科技，开发出辅助高效能设计的创新技术。藉由这些创新技术，两间公司的共同客户将可创造最先进的高效能设计。

台积电则指出，公司一直致力于协助半导体设计人员运用最新的制程科技来打造最快速的晶片，以符合现代晶片设计的高效能要求，因此与新思科技透过密切合作，共同针对台积电的HPC平台推出ASIC-based的设计流程及方法论。