前言

時序抖動（timing jitter）為系統設計中普遍存在的問題。但是因為早期系統使用需求量不高，所以皆透過較低的訊號傳輸速度減少設計負擔，也因此抖動相較於整個週期時間所佔的比例非常微小。隨著積體電路日新月異，人們普及使用電腦並增加通訊頻寬需求，在各種通訊協定上都大幅增加其操作速度。在相同條件下時序抖動已在訊號間佔有相當大的百分比。因此與時脈相關的系統都會針對抖動做進一步的規範。

目前抖動量萃取的方式皆藉由儀器外部量測所得，但當系統操作速率增加後於量測上會遇到以下兩個問題：測試成本（cost）與測試準確度（accuracy）。從測試成本觀點來看，若要量測GHz以上訊號，示波器為得到準確量測數值其取樣率必須非常高速，動輒數十GS/s。因此軟硬體實現變得非常困難，測試機台成本也就大幅提升。此外，採用外部儀器測試晶片內部訊號，也會產生量測可靠度的問題。例如測試環境對於待測訊號的干擾、I/O介面頻寬之限制、晶片內部輸出緩衝器（output buffer）的雜訊…等等，這些皆會造成量測數值準確度下降。
...
...