當可編程邏輯閘陣列（FPGA）注入內建的處理器核心（embedded processor core）後，可編程系統平台又向前邁了一大步，我們正實現並享用先進的可編程邏輯所帶來的革命性的好處。將低成本、高效益的內建處理器核心與客製化的FPGA電路結合後，電子設備製造商可利用客製化的晶片於特定的應用，並以更低的成本和更快的速度推出他們的產品。為了能適當的使用此先進技術，設計師們需要強有力的工具進行設計，以達到所預期的設計需求。Floorplanner 即為可幫助達到設計需求的眾多工具之一，設計師可利用平面規劃（Floorplanning）來控制內建處理器、相關的IP、客製化邏輯電路的位置配置以及各種組合，因此可以簡化系統單晶片（system-on-a-chip；SoC） 複雜的開發過程和增加整體系統的效益。

本文將展示如何採用一個Floorplanner來開發一個內建系統，將一個PowerPC（PPC）核心、一個DDR記憶體控制器、和一個LCD控制器整合在一起。如(圖一)所示，DDR記憶體控制器通過一個高速本地匯流排（Processor Local Bus；PLB） 與PPC 連接在一起，此一動作可讓指令（Instructions）和數據資料（Data）在記憶體中做高速存取的傳輸動作。LCD控制器所需的頻寬比較低，因此可通過較低速的周邊匯流排（On-Chip Peripheral Bus；OPB） 來連接至PPC。OPB通過一個PLB2OPB，可將較低速的周邊核心（Peripheral Cores）橋接至PLB。

《圖一　PowerPC 405 Based Embedded System 》

系統建構
...
...