可編程邏輯元件（PLD）發展至今，其容量已大到足以實現以往僅能由ASIC或SoC技術來實現的複雜系統。我們稱這種系統為可編程單晶片系統（SOPC）。由於容量增大，也讓PLD的設計變得愈來愈複雜，為了在更少的時間內完成此一複雜系統的設計，以達成產品及時上市的需求，用戶必然需要新的元件、工具和設計方式。

在今日的系統級設計中，設計者把系統劃分為功能區塊或「模組」。為管理與整合這些模組的性能，需要新的PLD設計方式，而採用模組架構（Block-Based Design）的設計流程是設計、驗證和最佳化百萬門級晶片的最有效方式。

小組模式的設計方法

通常一個PLD設計者可以用多個晶片完成設計。現在，多個設計者一起完成的複雜系統，可以適當分配到單個大容量的PLD中。如(圖一)所示，系統設計者可以把一個複雜的系統劃分為獨立的模組。每個模組由一個設計工程師進行設計、最佳化和驗證。整個系統的時間限制可以轉換為每個獨立模組的時間限制。一旦單獨模組經設計並驗證後，系統設計者可以對頂層設計進行編譯和驗證。

這些設計者都面臨著面市的壓力，而得善用過去曾最佳化過的設計模組或智慧內核（IP）以提高生產效率。設計者需要讓這些模組能夠穩定地工作，並確保頂層系統滿足所有的時限和性能要求。

《圖一 　模組架構的設計方式》

滿足性能是複雜的問題

隨著越來越多的設計者採用小組模式的設計、模組架構的設計流程和設計再使用，如何滿足整個系統的性能和時限要求也變得越來越有挑戰性。

儘管系統中的各個模組都可以滿足時限和性能需求，但當所有的模組整合到一個系統中，整個系統可能不能滿足這些要求。另外，一個模組的改變可能影響其他模組。設計者可能不得不重新最佳化模組，造成反覆多次的設計。為了避免這種重複工作，設計者需要一種允許鎖定每個模組性能的設計流程，以讓小組模式能有效率地完成設計。

高效率的模組架構設計

以Altera Stratix為例，為達成高效率模組架構設計的目的，其元件結構體系和互連佈線結構是採用DirectDrive技術架構的專有MultiTrack互連，能夠進行模組架構的設計。MultiTrack互連包括長度不等的連續、性能最佳化的連線。這些不同長度的連線允許Quartus II軟體佈線器選擇合適的互連長度以最小化特定信號的延遲。

DirectDrive技術是專有的、確定的佈線技術，它確保了無論在元件任何位置的任何功能都使用相同的佈線資源。注意Stratix元件的互連結構在整個元件中都是一致的。DirectDrive技術確保每個邏輯單元有同樣的佈線結構，所以能同樣地存取MultiTrack互連線。每條選定的線路有自己專用的信號源緩衝，以最小化負載對線路的影響。

以往PLD體系結構中的互連線不具有這種靈活性，模組的性能取決於它在元件中實際的位置。然而在Stratix元件中，無論模組在元件中什麼位置都可以確保它的性能。DirectDrive技術無需由設計改變或添加必要的、耗時的系統重新合成過程，從而簡化了模組架構設計的系統整合階段。

這兩種新的結構優勢為設計提供了自由添加、修改和移動設計部分的技術可行性，而不會對設計性能造成負面影響。

快速的設計最佳化

另外，LogicLock增量設計則是Altera Quartus II設計軟體中的特殊新技術，它可以進一步幫助設計者快速有效地實現Stratix元件的設計。當使用LogicLock方式時，每個模組可以獨立地進行設計和實現，然後在把它們導入到頂層工程中。設計模組所在的位置和所需的性能由回注（back-annotation）來鎖定。因此，模組只需要最佳化一次。(圖二)比較了有無LogicLock方式的設計流程。

《圖二　LogicLock設計流程比較》

LogicLock可以用於專用邏輯模組，及Altera或AMPP夥伴的預先驗證智慧內核（pre-verified intellectual property , IP）。LogicLock流程保證了在現有工程中實現邏輯模組或把模組導入其他工程中時有可重複的性能，如(圖三)。

新的LogicLock設計方式為模組級性能維護、增強結構化設計流程和最佳化設計重用提供了更短的設計周期。

《圖三　LogicLock設計重用》

結論

採用構建在新的高性能架構之上的PLD元件，可簡化複雜的系統設計，允許更高的系統整合。本文介紹了採用模組式架構的設計方式，可簡化模組設計的性能最佳化，靈活地把系統的功能整合到元件中。這些高性能、大容量的PLD在開發複雜設計中，具有更低的開發成本，更短的設計周期和更快的面市時間，允許設計者把更多和更複雜的功能整合到單個大容量的元件中。

(作者任職於Altera公司)