帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
多孔性低介電常數材料的非損害性清洗製程
 

【作者: Philip G. Clark】   2004年12月04日 星期六

瀏覽人次:【10962】

採用傳統電漿灰化方式的光阻去除製程會導致低介電常數(low-k)材料特性的嚴重劣化,這包括介電常數的增加和微距(critical dimension)的改變。使用hexamethydisilazane(HMDS)之類silyating藥劑的復原製程已被用來復原部份灰化薄膜的介電性質,然而這些製程並不能將介電常數復原至剛沉積完成時的低介電常數薄膜,這使得無損害性的光阻去除成為低介電常數材料整合的重大挑戰。本文所探討的晶圓表面處理技術,將介紹如何在批次型噴霧清洗設備的協助下,利用飽和臭氧含量的去離子水(DIO3)來處理化學氣相沉積的有機矽玻璃(OSG)低介電常數薄膜,並且分析所得到的光阻去除結果;這項製程不會導致低介電常數性質或微距的改變,此外也證明利用腐蝕抑制劑,就能降低臭氧製程對銅腐蝕效應。


新一代非損害性清洗製程技術簡介

要將多孔性材料整合至65奈米以下的先進製程,就必須發展非損害性蝕刻、灰化和清洗製程,採用氧化或還原化學的傳統電漿灰化製程會攻擊碳矽鍵(Si-C bond)和增加薄膜密度,進而對低介電常數材料造成重大損害。許多低介電常數復原製程會使用液相、氣相或在超臨界二氧化碳中做為hexamethyldisilazane(HMDS)的助溶劑,它們已證明可用來處理旋塗式多孔性methylsilsesquioxane(MSQ)薄膜[1]~[3],這些製程能將介電常數部份復原,使其與剛沉積的材料相差不到10%,但國際半導體技術藍圖 (International Technology Roadmap for Semiconductors;ITRS)的2003年發展藍圖卻要求從90奈米製程開始,光阻去除和清洗製程所導致的介電常數改變幅度不能超過2.5%[4]。除此之外,雖然ITRS 2003年發展藍圖承認目前的清洗製程會對低介電常數薄膜造成損害,但該藍圖也指出非損害性清洗製程的發展對於未來製程技術的實現極為重要。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
ChipLink工具指南:PCIe® 交換機除錯的好幫手
氫能競爭加速,效率與安全如何兼得?
智慧製造移轉錯誤配置 OT與IT整合資安防線
創新光科技提升汽車外飾燈照明度
以模擬工具提高氫生產燃料電池使用率
comments powered by Disqus
相關討論
  相關新聞
» AI推升全球半導體製造業Q3罕見成長 動能可望延續至年底
» 應材於新加坡舉行節能運算高峰會 推廣先進封裝創新合作模式
» SEMI:2024年Q3矽晶圓出貨量增6% 終端應用發展冷熱不均
» 巴斯夫與Fraunhofer研究所共慶 合作研發半導體產業創新方案10年
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BT0CHF9CSTACUKG
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: [email protected]