铜（Cu）与低介电值（Low-K dielectric）晶圆的发展背景

高速、多功能晶片需求量增加

自从1959年基尔比（Jack Kilby）与诺宜斯（Robert Noyce）两人提出积体电路的发展基础后，半导体各项制程技术即不断推陈出新，而作为积体电路中内部连线材料的铝与防止内部连线产生相互干扰、填充在连线之间的二氧化矽，由于其介电常数介于3.9与4.5之间，在内部连线的间距愈趋缩小且信号频率持续增加的趋势下，已无法完全满足新世代积体电路对电气信号传递的需求。因此全球各大半导体厂商除了持续投入铜制程技术开发，低介电常数材料制程也将是提高晶片电性效能另一重要关键技术。
...
...