 |
Cadence收购CadMOS以来进一步提升SOC设计领导地位 (2001.01.16)
益华计算机（Cadence）于2001年元月初宣布签订一份确认合约，同意收购一家总部设于加州圣荷西的未上市设计工具开发公司－CadMOS Design Technology此一合约的财务内容则未对外公布 |
|
智源 益华共推SOC研发计划 (2000.12.29)
智原科技昨（廿八）日宣布与国际大厂Cade nce等共同推动三年ＳＯＣ（系统单芯片）研究发展计划，智原总经理林孝平预期，2002年承接ＳＯＣ服务案件将是目前的二十倍以上、约占届时营运比重三分之一 |
|
益华SP&R设计流程已整合了Envisia 4.0版 (2000.11.23)
益华电脑(Cadnece)本月初正式推出最新的4.0版本Envisia实体认知合成(Physical Knowledgealile Synthesis,PKS)暨Ambit BuildGates晶片合成工具。上述两项已整合至Cadnece SP&R（Synthesis/Place-and-Route）设计流程内的新产品，执行速度比旧的3.0版本快了三倍之多 |
 |
数字 IC 仿真技术研讨会 (2000.11.13)
益华计算机(Cadence)与惠普科技(HP)订于11月28日共同举办一场介绍数字IC仿真技术最新发展趋势的研讨会 - "Digital Simulation Performance Seminar"，邀请您前来了解如何把数字IC仿真效能提升至一个全新的层次 |
 |
益华月底正式推出Assura晶片实本验证暨萃取工具产品组合 (2000.10.30)
益华电脑（Cadence）十月底正式宣布推出Assura晶片实本验证暨萃取工具产品组合。 Assura产品组合是cadence持续对特定技术领域研发最新、最完整解决方案的承诺结果。 Cadence同时也投入协助客户在最短时间内将Assura导入既有的设计流程内，快速提升验证生产力 |
|
Cadence推出自动打线技术 (2000.10.30)
益华电脑（Cadence）为协助客户面对接脚数与密度值愈来愈高的IC封装潮流，日前推出一套Advanced Package Designer（APD）Spider Route自动打线技术，除了采用支援全晶片黏着技术的前瞻设计，同时也进一步补强原本配备SPECCTRA绕线工具的高性能，高稳定度IC封装打线设计环境 |
|
TI使用Cadence SP＆R晶片设计解决方案 (2000.10.18)
益华电脑（Cadence）10月中宣布德州仪器（TI）已正式更新并实际上扩大使用Cadence EDA技术的授权合约。新订立的合约将授权TI使用Cadence最先进的SP＆R（Synthesis/Place and Route）晶片设计解决方案，以及Assura实体验证暨萃取工具组合 |
|
明导支援益华印刷电路板设计环境 (2000.09.22)
明导资讯(Mentor Graphics)于日宣布，该公司开始支援益华电脑(Cadence)的Allegro印刷电路板设计环境，让该项产品的使用者也能享受到明导的印刷电路板绕线技术。明导表示，这不但是该公司首次将印刷电路板设计技术提供给竞争厂商设计流程的使用者 |
|
益华发表新款设计/仿真套件 (2000.09.06)
益华计算机(Cadence)宣布，该公司发表全新的SPECCTRA Quest设计套件，该产品可支持英特尔(Intel)新一代服务器微处理芯片。
益华表示，新的设计套件内含IA-32与IA-64服务器微处理机的仿真模型与设计工具组 |
 |
提升DSM芯片设计准确度的先进组件模型构造 (2000.09.01)
在IC设计的过程中，对不同基本组件模型(Device Model)内含特性及功能描叙的准确程度会直接影响所有电路仿真结果的正确性，但是半导体设计业界一直到了最近两三年间，才开始正视并研讨出相关的组件模型标准 |
|
益华 惠普策略联盟 (2000.07.17)
益华计算机(Cadence)与惠普科技(HP)日前宣布策略联盟，双方将携手开发、推广及销售电子设计自动化(EDA)市场的新一代解决方案，加速系统产品汰旧换新的时程。双方签署合 |
|
Numerical授权Cadence采用超短波芯片设计流程 (2000.06.16)
益华计算机(Cadence)与超短波芯片设计验证解决方案供货商Numerical Technologies共同宣布将扩展双方原有的技术授权协议，两家公司计划协力开发一套支持超短波半导体制造流路的全方位集成电路设计程序 |
|
NEC选用Cadence Cierto VCC验证环境 (2000.06.15)
益华计算机(Cadence)六月初宣布NEC电子事业部已选用Cadence的Cierto虚拟组件协同设计(Virtual Component Co-design；VCC)环境，作为新创ACE－2系统层次设计验证程序的基准工具。
NEC ACE-2创新架构的第一阶段发展重点将锁定于系统整合单芯片设计流程内，决定开发时间长短的5个关键步骤，以舒解现代工程师所面临的最大压力来源 |
|
混合讯号系统单芯片设计验证工具组产品发表会 (2000.05.21)
|
|
HP、Cadence、UniSVR结盟EDA软件租易通服务 (2000.02.17)
惠普科技(HP)、益华计算机科技(Cadence)与优网通国际信息(UniSVR)近日宣布缔约结盟，领先业界推出电子设计自动化(EDA)软件的租易通(application-on-tap)服务事业。这个亚洲第一家针对IC与系统设计市场而提供网络应用服务(ASP)的团队 |
|
第一届Cadence台湾产品用户联谊会-PCB产业组 (1999.11.29)
主 办：益华计算机
地 点：台北市南京东路三段133号 六福皇宫B3永康殿
电 话：(02)2775-1756 叶贞宜 |
|
第一届Cadence台湾产品用户联谊会-IC产业组 (1999.11.29)
主 办：益华计算机
地 点：新竹市中华路二段75号 新竹西泽饭店 3楼宴会厅
电 话：(02)2775-1756 叶贞宜 |
