 |
西门子以Catapult AI NN简化先进晶片级系统设计中的AI加速器开发 (2024.06.18)
西门子数位工业软体近日推出 Catapult AI NN 软体，可帮助神经网路加速器在ASIC和SoC上进行高阶合成（HLS）。Catapult AI NN 是一款全面的解决方案，可对 AI 架构进行神经网路描述，再将其转换为 C++ 程式码，并合成为 Verilog 或 VHDL 语言的 RTL 加速器，以在矽晶中实作 |
|
西门子发布Tessent RTL Pro 加强可测试性设计能力 (2023.10.19)
西门子数位化工业软体近日发布 Tessent RTL Pro 创新软体解决方案，旨在帮助积体电路（IC）设计团队简化并加速下一代设计的关键可测试性设计（DFT）工作。
随着 IC 设计在尺寸和复杂性方面不断增长，工程师必须在设计早期阶段识别并解决可测试性问题 |
 |
以模型为基础的设计方式改善IC开发效率 (2022.04.25)
以模型为基础的设计开发，在Simulink建立模型并模拟混和讯号IC设计、受控体和微机电系统（MEMS），本文展示马达和感测器的范例。 |
|
互连汇流排的产品生命周期（上） (2022.03.01)
本文探讨这些流程演变，以及从SystemC效能分析探索互连汇流排架构的生命周期，藉以透过通用型PSS流量产生器进行确认与验证。 |
|
Andes Custom Extension让高效RISC-V处理器进一步加强功能 (2019.01.18)
晶心科技宣布刚发表的AndeStar V5 CPU处理器核心N25/N25F、NX25/NX25F、A25及AX25已具备Andes Custom Extension (ACE)功能。晶心将研发嵌入式处理器IP逾十年的丰富经验结合RISC-V技术，推出AndeStar V5架构，现在进一步加上ACE，让嵌入式系统工程师更容易在晶心V5处理器中添加客制化指令 |
|
晶心科技推出28奈米制程1.2 GHz RISC-V处理器 (2018.11.01)
32/64位元嵌入式CPU核心供应商晶心科技，宣布推出两款AndeStar V5高效处理器核心最新系列产品：一、AndesCore A25/AX25，适合以Linux为基础的应用，例如无人机、智慧无线通讯、网通、影像处理、先进驾驶辅助系统(ADAS)、储存设备、资料中心以及机器/深度学习等等；二、AndesCore N25F/NX25F |
|
美高森美和Synopsys延续OEM合作 客制化支援新型PolarFire FPGA (2017.05.18)
美高森美和Synopsys延续OEM合作 客制化支援新型PolarFire FPGA
美高森美和Synopsys延续OEM合作 客制化支援新型PolarFire FPGA
美高森美软体工程副总裁Jim Davis表示：「延续我们与Synopsys团队的长期关系，使我们能够继续利用该公司丰富而专业的综合技术，同时使美高森美的工程资源能够集中于支援我们FPGA元件独有的先进特点及能力 |
|
SDT 2014系统开发暨设计工具技术论坛会后报导 (2014.08.13)
尽管半导体技术不断演进，系统开发与整合业者都能使用到性价比的元件来进行系统开发。然而，客户对于系统效能、开发时间与整体成本等各方面的要求却也日益严苛，对于系统业者而言可说是挥之不去的恶梦 |
|
验证3.0时代 Mentor推企业级验证平台 (2014.05.19)
由于IC设计的复杂度不断提高，这使得IC验证已经成为设计流程中的重要一环。这样的趋势，不仅在传统EDA软件仿真工具上渐趋明显，连硬件模拟设备也走向这样的方向，市场也不断快速成长 |
|
应用FPGA实现高速WiMAX MAC层技术 (2008.12.04)
本文主要搭配资策会既有的无线宽带通讯协议的研发能量，与读者分享资策会网多所WiMAX无线接取团队过去所建立的WiMAX无线通信协议设计成果，与硬件团队在FPGA及验证平台设计上所累积的技术及经验 |
 |
The MathWorks扩大支持电子系统验证的产品组合 (2008.05.06)
The MathWorks公司正式宣布旗下EDA仿真器的链接工具系列，可链接MATLAB和Simulink下所开发的系统层模型和算法，以及三个主要的EDA大厂所提供的数字硬件仿真器。
The MathWorks公司台湾总代理钛思科技表示 |
|
使用SystemC的软硬件记忆卡仿真器 (2007.12.10)
在设计较为复杂的组件时，面临的主要问题通常在于如何在考虑到硬件限制与成本的同时，建立一个优化的架构并且对软硬件功能进行最佳分割，开发系统化单芯片(SoC, System-on-Chip)组件的团队通常由包括硬件与韧体的专业人员所组成，事实上，在目前任何现代化的电子系统中，这两方面的专业都已经成为必备的条件 |
|
实现FPGA为主的DSP潜能 (2007.11.10)
功能强大的FPGA解决方案藉由设计技术提供未来的希望。 DSP特化的FPGA正快速演变成高度要求且多样化的应用选项。应用和供应商无关的设计资料库还有DSP合成，是成功且有效率地规划出以FPGA为主的DSP设计流程之基础 |
 |
-Another Verilog Interaction Level anvil-1.0 (2007.03.17)
ANVIL - (A)(N)other (V)erilog (I)nteraction (L)evel.
C++ and VPI/C code to easily instrument RTL/Verilog (dut) and C++ testbench (tb)
for more powerful and efficient verification (i.e., C++/tb drives simulator). |
|
系统晶片ESL开发工具之发展现况 (2007.02.13)
面对日益复杂的系统晶片功能，开发者必须要拥有工具支援以增加设计流程中的自动化程度。 ESL Tool主要是帮忙解决硬体尚未完成开发前，如何做初步的系统验证，以减低开发的成本 |
|
钛思代理之Aldec发表改版的Active-HDL(7.2) (2007.01.29)
提供ASIC及FPGA设计工具以及混合语言仿真的厂商－Aldec，于近日宣布Active-HDL最新版本- Active-HDL 7.2，已于2006年12月11日正式上市。Active-HDL是一套以Windows为基础，可支持FPGA/CPLD及ASIC设计输入及验证的平台 |
|
以FPGA电路板建构ASIC原型 (2006.08.07)
根据一项于2004年12月所进行的调查，询问全球超过两万名的开发人员，关于他们如何利用硬体辅助特殊积体应用电路验证（ASIC verification）。结果发现，目前有三分之一的ASIC设计采用FPGA原型作为验证方法 |
|
以FPGA电路板建构ASIC原型 (2006.07.06)
根据一项于2004年12月所进行的调查，询问全球超过两万名的开发人员，关于他们如何利用硬体辅助特殊积体应用电路验证（ASIC verification）。结果发现，目前有三分之一的ASIC设计采用FPGA原型作为验证方法 |
|
以SystemVerilog语言提升EDA工具设计产能 (2006.04.14)
SystemVerilog目前已经渐渐成为设计与验证的主流语言，许多厂商在其产品设计中都采用这样的标准。目前全球估计已有超过150家厂商采用SystemVerilog，而许多先进设计与验证工程师也开始在standardization process中使用此种语言 |
|
以SystemVerilog语言提升EDA工具设计产能 (2006.04.07)
SystemVerilog目前已经渐渐成为设计与验证的主流语言，许多厂商在其产品设计中都采用这样的标准。目前全球估计已有超过150家厂商采用SystemVerilog，而许多先进设计与验证工程师也开始在standardization process中使用此种语言 |
