 |
双列CFET结构全新标准单元结构 推动7埃米制程 (2024.12.09)
在本周举行的 2024年IEEE国际电子会议（IEDM） 上，比利时微电子研究中心（imec）展示了一项突破性的技术创新：基於互补式场效电晶体（CFET）的双列标准单元架构。这种设计采用了两列CFET元件，并共用一层讯号布线墙，成功实现制程简化与显着的面积缩减，为逻辑元件和静态随机存取记忆体（SRAM）开辟了微缩新途径 |
 |
电子设备微型化设计背後功臣：连接器 (2024.10.24)
要满足客户对电子设备日益增加的功率和功能需求，必须实现连接器的微型化，但同时不能影响到产品的耐用性。材料科学是开发坚固耐用微型连接器的关键因素，即使在最具挑战性的环境下，也能保持坚固耐用 |
|
SEMI提4大方针增台湾再生能源竞争力 加强半导体永续硬实力 (2024.10.15)
顺应全球气候变迁的挑战，台湾半导体产业在脱碳方面也设定了包括提升能源效率及使用再生能源比例等明确挑战目标，以促进产业的永续发展并提升竞争力。近日还由SEMI能源合作组织（SEMI EC）发表了《台湾低碳能源采购挑战与解方》白皮书 |
|
3D IC与先进封装晶片的多物理模拟设计工具 (2024.07.25)
在3D IC和先进封装领域，多物理模拟的工具的导入与使用已成产业界的标配，尤其是半导体领头羊台积电近年来也积极采用之後，更让相关的工具成为显学。 |
|
Microchip发布《2023年永续发展报告》实践环保和社会责任表现 (2024.07.04)
Microcchp发布《2023年永续发展报告》，详细介绍公司环境和社会影响项目的实施情况。「践行职业道德和社会责任」为Microchip的指导价值观之一，公司以诚实、道德和正直的方式管理业务，对待客户、员工、股东、投资者、供应商、通路合作夥伴、社区和政府 |
|
是德、新思和Ansys共同开发支援台积电N6RF+制程节点射频设计迁移流程 (2024.05.09)
是德科技（Keysight）、新思科技（Synopsys）和Ansys共同推出全新整合式射频设计迁移流程，将台积电N16制程迁移至N6RF+技术，以满足当今最严苛的无线积体电路应用，对功率、效能和面积（PPA）的要求 |
|
意法半导体发布2024年永续发展报告 (2024.04.23)
全球半导体领导厂商意法半导体（STMicroelectronics；ST）公布永续发展报告，叙述2023年ST在环境保护、社会责任和企业治理所获得的成果，其有助於为所有利益关系人创造长期价值和推动业务永续发展 |
|
Cadence和NVIDIA合作生成式AI项目 加速应用创新 (2024.03.24)
益华电脑(Cadence Design Systems, Inc.)宣布．扩大与 NVIDIA 在 EDA、系统设计和分析、数位生物学(Digital Biology)和AI领域的多年合作，推出两种革命性解决方案，利用加速运算和生成式AI重塑未来设计 |
|
群联采Cadence Cerebrus AI驱动晶片最隹化工具 加速产品开发 (2024.01.31)
群联电子日前已成功采用Cadence Cerebrus智慧晶片设计工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS数位化全流程，优化其下一代12nm制程NAND储存控制晶片。Cadence Cerebrus为生成式AI技术驱动的解决方案，协助群联成功降低了 35%功耗及3%面积 |
|
修复高达95% Cadence推出生成式AI自动识别和解决EM-IR违规技术 (2023.11.16)
益华电脑(Cadence Design Systems, Inc.）宣布，推出新的 Cadence Voltus InsightAI，这是业界首款生成AI技术，可在设计过程早期自动识别 EM-IR 压降违规的根本原因，因而可以最有效率的选择并加以实现与修正来改善功率、效能和面积(PPA) |
|
瑞昱采用Cadence Tempus时序方案 完成N12制程晶片设计 (2023.11.08)
益华电脑(Cadence Design Systems, Inc.）宣布，全球顶尖的网路与多媒体晶片大厂瑞昱半导体成功使用Cadence Tempus时序解决方案，完成N12高效能CPU核心签核任务，同时大幅提升功耗、效能和面积 (PPA) |
|
新思科技利用全新RISC-V系列产品扩展旗下ARC处理器IP产品组合 (2023.11.08)
新思科技宣布扩大旗下ARC处理器 IP的产品组合，内容包括全新的RISC-V ARC-V处理器IP，让客户可以从各式各样具备弹性与扩展性的处理器选项中进行选择，为他们的目标应用提供理想的功耗-效能(power-performance)效率 |
|
施耐德电机利用数位与电气化 降低现有建筑83%碳排 (2023.11.08)
面对近年来全球寒暑气候因为暖化而骤变，法商施耐德电机也在今（8）日发表最新研究指出，目前占全球碳排放近4成的建筑，将是未来可否控制全球暖化幅度在1.5。C内的关键 |
|
新思科技利用全端大数据分析 扩充Synopsys.ai电子设计自动化套件 (2023.09.14)
新思科技宣布扩充旗下Synopsys.ai全端(full-stack)电子设计自动化(EDA)套件，针对积体电路(IC)晶片开发的每个阶段，提供全面性、以人工智慧(AI)驱动的资料分析。新思科技的EDA资料分析解决方案，在半导体业界相关领域中，是首见可提供AI驱动的见解与优化，以提升探索、设计、制造与测试流程的产品 |
|
晶背供电技术的DTCO设计方案 (2023.08.11)
比利时微电子研究中心（imec）于本文携手矽智财公司Arm，介绍一种展示特定晶背供电网路设计的设计技术协同优化（DTCO）方案，其中采用了奈米矽穿孔及埋入式电源轨来进行晶背布线 |
|
新思科技针对台积电3奈米制程 运用广泛IP产品组合加速先进晶片设计 (2023.07.27)
新思科技针对台积公司的N3E制程，利用业界最广泛的介面 IP产品组合，推动先进晶片设计全新潮流。横跨最为广泛使用的协定，新思科技IP产品组合在多个产品线的矽晶设计，提供领先业界的功耗、效能与面积(PPA)以及低延迟 |
|
EDA的AI进化论 (2023.07.25)
先进晶片的设计与制造，已经是庞然大物，一般的人力早已无力负担。幸好，AI来了。有了AI加入之後，它大幅提升了IC设计的效率，无论是前段的设计优化，或者是後段晶片验证，它都带来了无与伦比的改变 |
|
人工智慧：晶片设计工程师的神队友 (2023.07.20)
随着人工智慧的发展，晶片业者正在利用深度学习来进行比人类更快、更高效地晶片设计。晶片设计是一项复杂的工作，最近几年不断追求更高密度和性能的界限下，人工智慧已经在晶片设计中发挥着越来越大的作用 |
|
[Computex] 全面运算解决方案将实现以Arm技术建构的行动未来 (2023.05.29)
Arm 推出 2023 全面运算解决方案（TCS23），它将成为最重要的行动运算平台，为智慧手机提供优质解决方案。TCS23 透过一整套针对特定工作负载而设计与优化的最新 IP，而这些IP可成为一个完整系统，无缝地协同工作，以满足使用者对行动体验与日俱增的需求 |
|
西门子提供EDA多项解决方案 通过台积电最新制程认证 (2023.05.10)
身为台积电的长期合作夥伴，西门子数位化工业软体日前在台积电2023 年北美技术研讨会上公布一系列最新认证，展现双方协力合作的关键成果，将进一步实现西门子EDA技术针对台积电最新制程的全面支援 |
