聯華電子與Cadence益華電腦共同宣佈，雙方已經針對日趨複雜的混合信號設計，合作推出類比參考流程。Cadence益華電腦Virtuoso平台參考流程已通過聯華電子0.18微米混合信號CMOS製程驗證。

聯華電子與Cadence益華電腦已針對聯華電子0.18微米混合訊號CMOS製程技術，發展出製程設計套件(PDK)。雙方將針對聯華電子不同製程技術持續發展，致力於建立理想的矽晶設計流程以降低雙方客戶從設計到量產時的風險。此最新的0.18微米混合信號設計套件，可簡化在混合信號設計時日漸提昇的複雜性。

聯華電子設計支援部部長劉康懋先生表示，“聯華電子與Cadence益華電腦的客戶皆可受惠於類比參考流程與最新0.18微米MM製程設計套件，以縮短設計生產週期並加強設計首次即可成功的保證。我們很高興與Cadence益華電腦合作，藉由其Virtuoso設計平台經過驗證的參考流程，以因應現今複雜混合信號設計上的挑戰。”