美商柏士半導體（Cypress Semiconductor）宣佈推出可編程序列介面（Programmable Serial Interface，PSI\）系列的通訊元件，將具備可編程之高速序列I/O設計，並結合可編程邏輯與序列式介面技術，大幅縮短產品上市時程，降低系統複雜度與寬頻通訊系統方面的成本。

Cypress PSI 可編程通訊IC

PSI 裝置將結合高彈性、可預測的時序、含可編程邏輯元SERDES（Deserialzer）、高速序列介面、通訊專用記憶體、邏輯元件、相位閉鎖迴路（phase-locked-loops，PLL）等特性，Cypress的 Warp軟體提供能與PSI裝置緊密連結的程式介面，讓研發工程師可將本身的IP技術與SERDES相結合。這些可編程通訊IC也將提供一系列高彈性的單一晶片介面解決方案，針對通訊系統機板與傳輸介面卡市場的需求，同時此系列產品也與SONET協定的裝置相容，並主攻OC-48市場。

Cypress台灣分公司總經理王春山表示：「Cypress在業界已被公認是通訊技術領域的領導廠商，像是過去八年以來透過HOTLink收發器展現出Cypress在業界中技術的領先能力。現在我們把這些以往便具有的優勢與可編程技術結合、融入於最新的PSI系列中，強化PSI產品在使用彈性與簡易操作等優點。我們將在2001年第一季推出第一款產品，讓顧客能將IP邏輯技術與我們的通訊裝置相互結合。」

王春山接著說明：「通訊骨幹系統傳統上都是採用平行式匯流排，但是工程師在滿足網路系統的頻寬需求時，卻面臨了這種匯流排架構在速度、雜訊及擴充等方面的限制。而序列式傳輸架構在提升了系統速度的同時，不但能夠消除噪音、降低雜訊、提供擴充空間，同時也支援點對點（含一對一、一對多或Broadcasting）間的高速通訊，當然系統的可靠度與實用性也得到大幅提升。」

Cypress的PSI系列裝置將提供與SERDES相串連的可編輯介面，並與光纖模組、銅導線以及各種線路連接板等實體分層傳輸媒體相容。這些IC將配合雙埠與FIFO記憶體等效能最佳化的記憶體、邏輯與PLL元件，提供多組並列式I/O介面，並支援LVCMOS、LVTTL、3.3 伏PCI、SSTL2、SSTL3、HSTL以及GTL+等各種輸入端子。同時序列式鏈結將提供1 x 2.5 GHz 至8 x 1.5 GHz等不同的運作速度，來支援寬頻應用程式，將來將與200 Mbps 至12 Gbps的序列式頻寬結合，讓PSI裝置能滿足包括高速乙太網路（Gigabit）、InfiniBand、光纖線路（Fibre Channel）、以及SONET等多元化硬體架構的需求，同時PSI的裝置產品也將採用BGA封裝技術。