益華電腦(Cadence Design Systems)發表全新版本的Incisive 功能驗證平台，為整體驗證效能與生產力(productivity)再度建立新標準。針對IP區塊到晶片(block-to-chip)與系統晶片(SoC)驗證挑戰，Incisive 13.2 平台提供兩具引擎和更多的自動化功能實現非常快速的效能，加速SoC驗證收斂。

在IP區塊到晶片驗證方面，強化的內容包括了：

‧ Incisive Formal Verifier與Incisive Enterprise Verifier中嶄新的Trident引擎，提高formal分析效能達20倍。

‧ Incisive Enterprise Simulator中全新的約束引擎(constraint engine)加速UVM和SystemVerilog測試平台模擬，而且能夠搭配Palladium 平台實現高達10倍的模擬加速。

‧ Incisive Debug Analyzer中的全新SystemVerilog支援加上獨家UVM除錯功能，和Incisive Enterprise Simulator中在SimVision偵錯環境中運作的最佳化探索技術，能夠縮小資料庫規模達10倍之多。

‧ 不含模擬的全新IEEE 1647 e 單元測試，縮短測試平台程式碼偵錯時間達30%。

在SoC驗證方面，強化的內容包括：

‧ Incisive Enterprise Simulator與Incisive Enterprise Verifier中周延的x-propagation支援，加速SoC重設與低功耗模擬達5倍之多。

‧ 全新支援Incisive數位混合訊號(Digital Mixed Signal)選項中的SystemVerilog IEEE 1800-2012實數建模技術，實現更快速達100倍以上的混合訊號模擬。

安霸(Ambarella)工程副總裁Chan Lee表示：「我們必須以有限的資源克服不斷增長的驗證挑戰。我們在2013年採用了X-propagation支援，大幅加速我們的重設模擬效能。Incisive驗證平台所提供的其他自動化功能幫助我們提高了驗證生產力。」