柏士半導體(Cypress Semiconductor)發表該公司新版Warp軟體6.0，柏士表示，Warp R6.0可編程邏輯設計(programmable logic design, PLD)軟體與以往發行的版本相同，Warp R6.0 亦提供99美元的超值版，以及另外兩款擁有更多功能的專業版與企業版。

柏士發表新版Warp軟體

柏士指出，Warp R6.0延續所有原柏士成為全球VHDL與Verilog-based PLD設計軟體的功能與優點，Warp至今已售出25,000套。在1991年柏士率先倡導在可編程邏輯設計中採用HDL，其設計工具支援VHDL IEEE-STD-1076/1164與Verilog IEEE-STD-1364，並讓使用者能在所有主要EDA環境中整合Warp軟體。由於柏士發展出自己的VHDL與Verilog合成軟體，Warp不但提供了許多僅在高價設計工具中才有的功能，並且使設計人員能發揮出所有的效能，與縮短產品上市時間，而不需在軟體工具上投資鉅額的資金。

柏士的Warp R6.0可應用在獨立的CPLD研發系統或整合至協力廠商的EDA環境中。柏士CPLD裝置現已獲得Aldec、Cadence、Exemplar Logic、Innoveda、 Mentor Graphics、Synopsys，以及Synplicity等廠商推出同步處理工具的支援。每款Warp產品皆能在所有主要作業系統下運作，包括Windows 95/98、 Windows NT、 Sun Solaris、以及HP工作站等等。在此廣泛的支援下，幾乎所有設計人員都能利用柏士的可編輯邏輯產品進行研發。