CMOS圖像感測器技術提高用於移動和消費應用的未來安森美半導體感測器的功率、性能和尺寸效益

推動高能效創新的安森美半導體（ON Semiconductor）成功鑒定性能並展示首款功能全面的堆疊式CMOS圖像感測器。相比傳統的單片非堆疊式設計，這感測器的晶片覆蓋區更少、像素表現更高且功耗更佳。此技術已成功實現及性能被鑒定於1.1微米（um）像素的測試晶片，並將於今年稍後以產品形式推出。

傳統採用單片基板工藝的感測器設計需要單獨的晶片區以支持像素陣列和輔助電路。有了3D堆疊技術，圖元陣列和輔助電路可放在不同基板上分開製作，然後通過矽穿孔技術（TSV）堆疊連接。這樣，像素陣列就能覆蓋基本電路，實現更有效率的晶片分佈。這種方法讓設計工程師能夠優化感測器的各個部分，如成像性能、成本、功率和晶片尺寸。像素陣列的優化能提高感測器的像素性能，降低雜訊位準並增強像素反應，下層電路也可以使用更嚴格的設計規則來降低功耗。縮小的覆蓋區更能支持現今先進的相機模組，這些模組於同一個覆蓋區整合了光學圖像穩定（OIS）和附加數據存儲功能。

安森美半導體圖像感測器部技術副總裁Sandor Bama表示：「3D堆疊技術是令人興奮的突破，它提高了我們優化未來安森美半導體感測器的能力。此技術帶來製造和設計的靈活性，確保我們能在整個感測器系列維持性能的地位。」

安森美半導體將於美國時間1月6日到8日在拉斯維加斯舉行的2015國際消費電子展期間展示其最新的圖像感測器技術及產品。（編輯部陳復霞整理）