GLOBALFOUNDRIES 日前拟利用高介电常数金属闸极 (High-k Metal Gate, HKMG) 展示其 28nm 超低功率 (SLP) 技术的强化硅芯片验证设计流程。透过最新的设计自动化技术，该设计流程为进阶模拟／混合讯号 (AMS) 设计提供了全面可靠的支持。

此外，GLOBALFOUNDRIES 也将揭示与 EDA 合作伙伴共同开发的设计流程，针对模拟及数字的「双重曝影感知」20nm 制程予以认证，其中该技术节点的硅芯片验证预计于 2013 年初进行。

在推出设计流程之前，GLOBALFOUNDRIES 致力于进行流程的硅芯片验证，也使其客户深具信心的利用业界最先进的设计工具组、工具脚本文件，以及顶尖 EDA 供货商的方法，生产签核就绪 (sign-off-ready) 的 28nm 数字及模拟设计。该公司与设计工具及 IP 生态系统紧密合作，也加速了 20nm 等进阶节点的工作流程开发能力，更超越其他晶圆代工厂，为客户提供具闸极密度、效能及降低功率等各项优点。

GLOBALFOUNDRIES 设计支持服务部资深副总裁钱穆吉先生表示：「GLOBALFOUNDRIES 与设计实践伙伴共同投入初期合作开发，确保公司持续居于制程技术的领先地位，并提供客户深获肯定、稳定可靠的解决方案。无论是 28nm 还是更先进的 20nm，制程技术与设计工具流程必须前后一致紧密契合，才能因应从设计到制造的各项重大挑战。我们与产业伙伴密切合作，找出各种创新方式因应，例如数字 IC 的时间变化，以及客制芯片的布局依赖效应。最新的各种流程，展现了本公司模式的优势，以及在此层级提供代工厂解决方案所需的创新与专业。」