瑞萨科技宣布开发适用于45 nm（奈米）及后续制程世代微处理器及SoC（系统单芯片）之低成本且可达成极高效能晶体管之制造技术。此新技术利用瑞萨科技独家开发且于2006年12月发表之混合架构，提升CMIS晶体管之效能。瑞萨科技将于2007年6月12日在日本京都举行之「2007年VLSI技术研讨会」会场中发表这项最新的混合架构并展示测试数据。

这项新的半导体制造技术与先前技术类似，同样拥有内含钛氮化物（TiN）金属闸门的p-type晶体管，以及内含传统polysilicon闸门的n-type晶体管。但是新款p-type晶体管使用两层闸门架构取代单层闸门，可更有效地控制门坎电压。此外，这项新的混合架构采用张力硅晶（strained-silicon）生产技术以大幅提升电流驱动能力。相较于原有的瑞萨混合架构，这项创新可提升约20%的效能。更重要的是这项新架构能以低成本方式生产，因为它无须大幅变更目前世代的制程。

目前已经生产出内含40-nm闸门长度之晶体管的实验用芯片。针对此芯片执行的测试数据显示已达到世界最高等级的驱动效能。在供应电压1.2 V时，n-type晶体管为1,068 µA/µm，p-type晶体管为555 µA/µm。