高级系统验证解决方案厂商Mentor Graphics Corp今天宣布推出硬件仿真解决方案，以加速采用Hybrid Memory Cube (HMC)、LPDDR4和eMMC 5.0等最新一代标准的高性能内存产品的验证。透过基于VeloceR仿真平台的这些仿真解决方案，设计人员能够在获得芯片之前测试整合到他们系统单芯片（SoC）设计的新内存设计，并通过数十亿个验证周期对他们的软硬件进行开发和压力测试。

SoC设计人员需要更高的内存带宽和性能，才能应对移动多媒体设备和新的网络基础设施等产品所带来的新挑战。为满足这些需求，Mentor创建了一些能在Veloce2仿真器上加速的、可满足新型内存标准的模型。该综合解决方案提供满足系统级验证关键需求的功能和性能。

HMC是一种3D-DRAM架构，可提供超过100Gbps的内存带宽，是DDR3内存的15倍，而每比特功耗要比DDR3少70%。HMC越来越多用于满足100Gb及以上网络应用的要求，同时也用于满足更高GPU和CPU带宽需求。

LPDDR4和eMMC 5.0内存是互补的技术，用于超级移动产品，如平板计算机、超级电话、超轻薄笔电，LPDDR4用于DRAM，而eMMC 5.0用于大容量存储。高带宽与性能、低功耗与成本,以及小尺寸因子是当今SoC设计人员对这些内存标准感兴趣的关键特点。

验证工程师目前已能使用所有这三种内存模型，用于搭配他们运行于Veloce仿真器的SoC设计的剩余部分，使用的方式是即插即用，这种方式让它们更容易在硬件仿真的验证环境中得到采用。此外，各内存器件模型都兼容QuestaR 功能验证平台，实现从软件仿真到硬件仿真的轻松过渡。

“我们能为包含下一代内存件的SoC设计提供业界领先的验证解决方案，这对于我们客户成功开发高性能产品非常关键，” Mentor Graphics公司副总裁兼硬件仿真部门总经理Eric Selosse表示。“通过提供这些新的用于硬件仿真的内存模型解决方案，Mentor再次展现了我们作为SoC验证用硬件产品第一供货商的领导地位，以及向客户提供满足最新一代标准的同类最佳仿真解决方案的承诺。”

这些新的内存件模型可用于传统的电路内仿真(ICE)、虚拟硬件仿真，以及基于事务（transaction-based）的硬件加速。当搭配Veloce2硬件加速器仿真器一起使用时，这些存储解决方案可以为验证内含HMC、LPDDR4或eMMC 5.0控制器设计的SoC提供高性能、易于使用的IP以及系统级验证，并且不会影响验证进度。